线路基板制程、线路基板及半导体制程

摘要

本发明提供一种线路基板制程、线路基板及半导体制程。首先，提供具有接垫的基材及介电叠层。介电叠层配置于基材上而覆盖接垫。介电叠层包括第一介电层、第二介电层及位于第一与第二介电层之间的第三介电层。第三介电层的蚀刻速率大于第一介电层及第二介电层的蚀刻速率。接着，形成对位于接垫的开口于介电叠层。湿蚀刻介电叠层，以移除第三介电层围绕开口的部分，而形成空隙于第一介电层围绕开口的部分与第二介电层围绕开口的部分之间。进行镀膜制程以分别形成被空隙隔离的第一镀层及第二镀层于介电叠层及接垫。

主权项

一种线路基板制程，包括：提供一基材及一介电叠层，其中该基材具有一接垫，该介电叠层配置于该基材上而覆盖该接垫，该介电叠层包括一第一介电层、一第二介电层及位于该第一介电层及该第二介电层之间的一第三介电层，该第三介电层的蚀刻速率大于该第一介电层及该第二介电层的蚀刻速率；形成一开口于该介电叠层，其中该开口对位于该接垫；对该介电叠层进行一湿蚀刻制程，以移除该第三介电层围绕该开口的部分，而形成一空隙于该第一介电层围绕该开口的部分与该第二介电层围绕该开口的部分之间；对该介电叠层及该接垫进行一镀膜制程，以分别形成一第一镀层及一第二镀层于该介电叠层及该接垫，其中该空隙隔离该第一镀层及该第二镀层；以及在进行该镀膜制程之前，移除部分该介电叠层以暴露该接垫。