一种像素驱动电路

摘要

本发明公开了一种像素驱动电路，包括六个晶体管和存储电容，第一晶体管的源极、第三晶体管的源极和第六晶体管的漏极连接在一起，并通过发光器件与电源线相连；第一晶体管的栅极与存储电容的一端相连，存储电容的另一端与第五晶体管的漏极相连，第五晶体管的源极接数据线，第五晶体管和第四晶体管的栅极接第一控制扫描线；第四晶体管的漏极与第一晶体管的栅极相连，第四晶体管的源极与第一晶体管的漏极、第二晶体管的源极相连；第二晶体管和第三晶体管的栅极接第二控制扫描线，第三晶体管的漏极与第五晶体管的漏极相连。本发明的驱动电路借助六个晶体管和存储电容的存储作用，可以同时对阈值电压漂移和发光器件两段电压的上升进行补偿。

主权项

一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容和发光器件，其中，第一晶体管的源极、第三晶体管的源极和第六晶体管的漏极连接在一起，并通过发光器件与电源线相连；第一晶体管的栅极与存储电容的一端相连，存储电容的另一端与第五晶体管的漏极相连，第五晶体管的源极接数据线，第五晶体管的栅极接第一控制扫描线；第四晶体管的漏极与第一晶体管的栅极相连，第四晶体管的源极与第一晶体管的漏极、第二晶体管的源极相连，第四晶体管的栅极接第一控制扫描线；第二晶体管的栅极接第二控制扫描线，第二晶体管的漏极接负电源；第三晶体管的栅极接第二控制扫描线，第三晶体管的漏极与第五晶体管的漏极相连；第六晶体管的源极接电源线，第六晶体管的栅极接外部的控制信号；所述外部的控制信号，在充电阶段使用，避免发光器件闪烁；所述像素驱动电路分为四阶段电路动作来实现对第一晶体管的阈值电压Vth和发光器件两端的电压Voled的补偿，具体过程如下：1阶段：A点电压为负电源电压Vss，其值小于Vth，B点电压为Vdata，所述A点为第一晶体管的栅极，所述B点为第五晶体管的漏极；2阶段：电源线Vdd对A点输入电压，使得VAC=Vth，B点电压为Vdata，C点为第一晶体管的源极；3阶段：关闭所有的开关管；4阶段：B点的电压跳变量为VC‑Vdata，A点的电压跳变量同样为VC‑Vdata，此时A点电压为Vdd+Vth+VC‑Vdata。