发明名称 半导体基板及其制造方法
摘要 本发明提供一种半导体基板及其制造方法,其目的在于提供一种在DWB法中的贴合时能够减小半导体层所受的损坏,将受到的损坏的影响以及界面能级的影响抑制得低且具有高的载流子迁移率的晶体管。本发明提供的半导体基板具有:基底基板(102)、第1绝缘体层(104)以及半导体层(106),第1绝缘体层(102)由非晶状金属氧化物或非晶状金属氮化物构成,半导体层(106)包含第1结晶层(108)以及第2结晶层(110),第1结晶层(108)的电子亲和力(Ea1)大于第2结晶层(110)的电子亲和力(Ea2)。
申请公布号 CN103384917A 申请公布日期 2013.11.06
申请号 CN201280009842.2 申请日期 2012.03.02
申请人 住友化学株式会社;国立大学法人东京大学;独立行政法人产业技术综合研究所 发明人 青木健志;山田永;福原升;秦雅彦;横山正史;金相贤;竹中充;高木信一;安田哲二
分类号 H01L29/786(2006.01)I;H01L21/02(2006.01)I;H01L21/20(2006.01)I;H01L21/336(2006.01)I;H01L27/12(2006.01)I 主分类号 H01L29/786(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 蒋亭
主权项 一种半导体基板,具有:基底基板、第1绝缘体层、以及半导体层,所述基底基板、所述第1绝缘体层以及所述半导体层按照所述基底基板、所述第1绝缘体层、所述半导体层的顺序排位,所述第1绝缘体层由非晶状金属氧化物或非晶状金属氮化物构成,所述半导体层包含第1结晶层以及第2结晶层,所述第1结晶层以及所述第2结晶层从所述基底基板之侧起,按照所述第1结晶层、所述第2结晶层的顺序排位,所述第1结晶层的电子亲和力Ea1大于所述第2结晶层的电子亲和力Ea2。
地址 日本国东京都