一种电流复用二分频电路

摘要

本发明公开了一种电流复用二分频电路，包括主锁存器、重复利用流过主锁存器上的电流的从锁存器、和偏置电路，所述主锁存器和从锁存器接在偏置电路上，且从锁存器层叠在主锁存器上。本发明提供的电流复用二分频电路，其从锁存器层叠在主锁存器上，使得流过主锁存器的电流可以被从锁存器重复利用，达到了降低二分频电路功耗的目的，具有具有结构简单、设计难度低、实用性强等优点。

主权项

一种电流复用二分频电路，其特征在于：该电路包括主锁存器、重复利用流过主锁存器上的电流的从锁存器、和偏置电路，所述主锁存器和从锁存器接在偏置电路上，且从锁存器层叠在主锁存器上；所述主锁存器包括NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4、NMOS管NM5和NMOS管NM6，负载电阻RM1和负载电阻RM2，自偏置电阻R1和自偏置电阻R2，交流耦合电容C1、交流耦合电容C2、交流耦合电容CC1和交流耦合电容CC2，用于隔离外加偏置电压vb1和分频输入信号clk、clkn的电阻Rb1 和电阻Rb2；从锁存器包括NMOS管NS1、NMOS管NS2、NMOS管NS3、NMOS管NS4、NMOS管NS5和NMOS管NS6，负载电阻RS1和负载电阻RS2，自偏置电阻R3和自偏置电阻R4，交流耦合电容C3、交流耦合电容C4、交流耦合电容CC3和交流耦合电容CC4，用于隔离外加偏置电压vb2和分频输入信号clk、clkn的电阻Rb3 和电阻Rb4；所述偏置电路包括为主锁存器和从锁存器提供偏置电流的电流源IC、滤除电压波动的旁路电容Cgnd、外加偏置电压vb1、外加偏置电压vb2和分频输入信号clk、clkn；交流耦合电容CC1的第一输入端接分频输入信号的负端clkn，交流耦合电容CC1的第二输入端分别与电阻Rb1的第一输入端、NMOS管NM1的栅极相连接，电阻Rb1的第二输入端接外加偏置电压vb1，NMOS管NM1的源极分别与电流源IC的第一输入端、NMOS管NM2的源极相连接，电流源IC的第二输入端接地，NMOS管NM1的漏极分别与NMOS管NM3的源极、NMOS管NM4的源极相连接，NMOS管NM3的栅极分别与交流耦合电容C1的第一输入端、自偏置电阻R1的第一输入端相连接，NMOS管NM3的漏极分别与自偏置电阻R1的第二输入端、负载电阻RM1的第一输入端、NMOS管NM5的漏极、NMOS管NM6的栅极相连接，并输出第一负分频输出信号IN，NMOS管NM4的栅极分别与交流耦合电容C2的第一输入端、自偏置电阻R2的第一输入端相连接，NMOS管NM4的漏极分别与自偏置电阻R2的第二输入端、负载电阻RM2的第一输入端、NMOS管NM6的漏极、NMOS管NM5的栅极相连接，并输出第一正分频输出信号I，NMOS管NM2的漏极分别与NMOS管NM5的源极、NMOS管NM6的源极相连接，交流耦合电容CC2的第一输入端接分频输入信号的正端clk，交流耦合电容CC2的第二输入端分别与电阻Rb2的第一输入端、NMOS管NM2的栅极相连接，电阻Rb2的第二输入端接外加偏置电压vb1，负载电阻RM1的第二输入端分别与负载电阻RM2的第二输入端、旁路电容Cgnd的第一输入端、NMOS 管NS1的源极、NMOS管NS2的源极相连接，旁路电容Cgnd的第二输入端接地；交流耦合电容CC3的第一输入端接分频输入信号的正端clk，交流耦合电容CC3的第二输入端分别与电阻Rb3的第一输入端、NMOS管NS1的栅极相连接，电阻Rb3的第二输入端接外加偏置电压vb2，NMOS管NS1的漏极分别与NMOS管NS3的源极、NMOS管NS4的源极相连接，NMOS管NS3的栅极分别与交流耦合电容C3的第一输入端、自偏置电阻R3的第一输入端相连接，NMOS管NS3的漏极分别与自偏置电阻R3的第二输入端、负载电阻RS1的第一输入端、NMOS管NS6的漏极、NMOS管NS5的栅极相连接，并输出第二正分频输出信号Q，NMOS管NS4的栅极分别与交流耦合电容C4的第一输入端、自偏置电阻R4的第一输入端相连接，NMOS管NS4的漏极分别与自偏置电阻R4的第二输入端、负载电阻RS2的第一输入端、NMOS管NS5的漏极、NMOS管NS6的栅极相连接，并输出第二负分频输出信号QN，NMOS管NS2的漏极分别与NMOS管NS5的源极、NMOS管NS6的源极相连接，交流耦合电容CC4的第一输入端接分频输入信号的负端clkn，交流耦合电容CC4的第二输入端分别与电阻Rb4的第一输入端、NMOS管NS2的栅极相连接，电阻Rb4的第二输入端接外加偏置电压vb2，负载电阻RS1的第二输入端分别与负载电阻RS2的第二输入端、电源vdd相连接；交流耦合电容C1的第二输入端接第二负分频输出信号QN，交流耦合电容C2的第二输入端接第二正分频输出信号Q，交流耦合电容C3的第二输入端接第一负分频输出信号IN，交流耦合电容C4的第二输入端接第一正分频输出信号I。