发明名称 双栅介电层及半导体器件的制造方法
摘要 提出了一种形成双栅介电层的方法及形成具有双栅介电层的半导体器件的方法。根据本公开实施例的形成双栅介电层的方法包括在半导体衬底上采用氧化该半导体衬底的方式生长形成第一栅介电层的第一薄部,随后在该第一薄部上采用淀积的方式形成第一栅介电层的第二厚部,接着去除第一栅介电层的特定部分以露出半导体衬底的特定表面区域,以及在该特定表面区域上形成第二栅介电层。将这种形成双栅介电层的方法应用于制造具有双栅介电层及沟槽隔离结构的半导体器件时不仅可以降低沟槽隔离结构边缘附近的半导体应力而且可以防止沟槽隔离结构边缘附近泄露结的形成。
申请公布号 CN103325672A 申请公布日期 2013.09.25
申请号 CN201310265449.6 申请日期 2013.06.28
申请人 成都芯源系统有限公司 发明人 吉扬永;姚泽强;郑智星;杨海峰
分类号 H01L21/28(2006.01)I;H01L21/8234(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 王波波
主权项 一种形成双栅介电层的方法,包括:提供半导体衬底;在所述半导体衬底上通过氧化该半导体衬底的方式生长形成第一栅介电层的第一薄部;在所述第一薄部上采用淀积的方式形成第一栅介电层的第二厚部,其中所述第一栅介电层具有第一厚度;去除所述第一栅介电层的特定部分,以露出所述半导体衬底的特定表面区域;以及在半导体衬底的露出的所述特定表面区域上形成第二栅介电层,其中该第二栅介电层具有第二厚度,该第二厚度比所述第一厚度薄。
地址 611731 四川省成都市高新西区出口加工区(西区)科新路8号