一种应用在基于理德-所罗门码的ECC模块上的解码方法

摘要

本发明涉及一种应用在基于理德-所罗门码的ECC模块上的解码方法，该方法生成解码伴随式S(x)；然后运算得到错误位置多项式L(x)的系数序列loc和错误值多项式W(x)的系数序列mag；查找错误位置多项式L(x)的系数序列loc中非0符号，并根据非0符号的分布，计算所述解码数据中错误符号数目；错误符号地址求解电路通过对L(x)求根得到错误符号的地址，同时生成用于记录错误符号地址的错误位置有效信号found，并由控制模块对该错误位置有效信号found计数获得错误码数目；最后，比较所述错误码数目与所述错误符号数目。本发明能提前发现部分解码失败的情况，而且能提前预知本次解码数据中的错误符号数目，并通过将错误码数目与错误符号数目进行比较来判断解码是否成功，提高了解码纠错效率和可靠性。

主权项

一种应用在基于理德‑所罗门码的ECC模块上的解码方法，所述ECC模块基于理德‑所罗门码编/解码，包括：编解码电路、译码求解电路、错误符号地址求解电路和纠错码求解电路；所述编解码电路根据解码数据，生成解码伴随式(S(x))；然后译码求解电路对所述解码伴随式(S(x))的系数序列进行辗转相除运算得到错误位置多项式(L(x))的系数序列(loc)和错误值多项式(W(x))的系数序列(mag)；之后，错误符号地址求解电路通过对所述错误位置多项式(L(x))求根的方法将错误位置逐一代入方程验证，将地址依次查找一遍，生成用于记录错误符号地址的错误位置有效信号(found)，同时，纠错码求解电路会计算生成该地址中错误符号对应的纠错码；再次，控制模块将对所述错误位置有效信号(found)计数获得错误码数目；其特征在于译码求解电路对所述解码伴随式(S(x))的系数序列进行辗转相除运算得到错误位置多项式(L(x))的系数序列(loc)和错误值多项式(W(x))的系数序列(mag)之后，还包括以下步骤：步骤一，根据所述错误位置多项式的系数序列(loc)的数据宽度将该系数序列(loc)基于符号分为n个符号；步骤二，分别判断错误位置多项式(L(x))的系数序列(loc)最低符号即第一符号和错误值多项式(W(x))的系数序列(mag)是否为0；只要其中一个等于0，则产生通知控制模块的解码异常信号(err)，指示本次解码失败；否则，继续执行以下步骤；步骤三，查找错误位置多项式(L(x))的系数序列(loc)中非0符号，并根据非0符号的分布，计算所述解码数据中错误符号数目；然后，对错误符号地址求解电路通过对L(x)求根的方法将错误位置逐一代入方程验证，将地址依次查找一遍，生成用于记录错误符号地址的错误位置有效信号found，同时，纠错码求解电路会计算生成该地址中错误符号对应的纠错码，控制模块对错误位置有效信号found计数获得错误码数目；步骤四，比较所述错误符号数目与所述错误码数目；如果相等，将所述纠错码求解电路生成的纠错码与所述错误符号地址求解电路生成的错误符号地址对应的错误符号进行纠错运算；否则，解码失败，产生通知CPU的解码异常中断信号，CPU响应所述中断信号，结束本次解码。