发明名称 一种具有结型场板的SOI功率LDMOS器件
摘要 一种具有结型场板结构的SOI功率LDMOS器件,属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板,并利用高K介质作为场板介质。一方面,结型场板的PN结电场调制器件表面电场,改善器件的电场分布,提高器件耐压;另一方面,在反向阻断状态时,结型场板辅助耗尽器件漂移区,使器件漂移区掺杂浓度大幅提高,从而降低导通电阻;高K介质用作场介质层,更有利于导通电阻和静态功耗的降低。与常规金属场板相比,结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷;与多晶电阻场板相比,结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外,本发明也与SOI CMOS电路具有很好的兼容性。
申请公布号 CN103325835A 申请公布日期 2013.09.25
申请号 CN201310202568.7 申请日期 2013.05.28
申请人 电子科技大学 发明人 罗小蓉;罗尹春;范远航;徐青;魏杰;范叶;王骁玮;周坤;张彦辉;尹超;张波;李肇基
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 成都宏顺专利代理事务所(普通合伙) 51227 代理人 李顺德;王睿
主权项 一种具有结型场板的SOI功率LDMOS器件,包括纵向自下而上的衬底层(1)、介质埋层(2)和有源层(3);所述有源层(3)为第一导电类型掺杂半导体,其中具有:第一导电类型掺杂半导体的漏区(7c)、第一导电类型掺杂半导体的源区(7b)、第二导电类型掺杂半导体体区(6)、第二导电类型掺杂半导体体接触区(7a);所述第二导电类型掺杂半导体体区(6)位于有源层(3)表面的一侧,所述第一导电类型掺杂半导体的源区(7b)和第二导电类型掺杂半导体体接触区(7a)相邻并位于第二导电类型掺杂半导体体区(6)表面,第一导电类型掺杂半导体的源区(7b)和第二导电类型掺杂半导体体接触区(7a)的共同引出端为源电极(S);所述第一导电类型掺杂半导体的漏区(7c)位于有源层(3)表面的另一侧,其引出端为漏电极(D);第一导电类型掺杂半导体的漏区(7c)与第二导电类型掺杂半导体体区(6)之间的有源层(3)为漂移区(4);器件还包括绝缘栅结构(8),所述绝缘栅结构(8)由绝缘栅介质(8a)和导电材料(8b)构成,其中绝缘栅介质(8a)与第一导电类型掺杂半导体的源区(7b)、第二导电类型掺杂半导体体区(6)和漂移区(4)均接触,而导电材料(8b)则通过绝缘栅介质(8a)与第一导电类型掺杂半导体的源区(7b)、第二导电类型掺杂半导体体区(6)和漂移区(4)相隔离;所述漂移区(4)表面具有结型场板结构,所述结型场板结构包括场介质层(9b)和半导体结型场板,其中场介质层(9b)位于漂移区(4)表面,而半导体结型场板位于场介质层(9b)表面;所述场介质层(9b)材料为介电常数高于3.9的高K介质材料,所述半导体结型场板包括与器件高电位电极相接触的第一导电类型半导体欧姆接触区(10b),与器件低电位电极相接触的第二导电类型半导体欧姆接触区(10a),第一导电类型半导体欧姆接触区(10b)和第二导电类型半导体欧姆接触区(10a)之间为第二导电类型掺杂半导体高阻区(11)。
地址 611731 四川省成都市高新区(西区)西源大道2006号