一种基于FPGA的GPS软件接收机信号跟踪方法及其系统

摘要

一种基于FPGA的GPS软件接收机跟踪方法，输入的数字中频信号与载波发生器的I、Q两路相乘后进入码相关器，得到六路相关结果，在载波跟踪环路中，取六路相关输出中的IP、QP进入相位判决器，当相位偏移满足Δθ＞θH，采用载波鉴频器进行鉴频运算，Δθ＜θH时，采用载波鉴相器进行鉴相运算，结果经载波环路滤波器滤波后进入载波发生器中来调整载波频率；在码跟踪环路中，取IE、IL、QE、QL进入码环路鉴别器进行鉴相运算，结果经过码环路滤波器滤波后进入CA码发生器来调整CA码的相位。两个环路交叉耦合，对载波频率和码相位进行同步跟踪，使本地复现的载波和码与信号对准，后级积分累加判决器对IP进行积分判决后，得到导航数据位。

主权项

1.一种基于FPGA的GPS软件接收机跟踪方法，码相位跟踪环采用超前-滞后跟踪环的延迟锁定环来跟踪GPS信号中C/A码的相位，载波跟踪环采用锁频环和Costas锁相环交替工作的方式，当GPS软件接收机跟踪开始时，输入的数字中频信号分为两路,和载波发生器的I、Q两路相乘后进入码相关器,分别和E、P、L三路伪码进行相关,得到六路相关结果，在载波跟踪环路中，取六路相关输出中的I_P、Q_P进入相位判决器，当相位偏移满足Δθ＞θ_H，采用载波鉴频器进行鉴频运算,使相位偏移不断缩小直到Δθ＜θ_H时,采用载波鉴相器进行鉴相运算，结果经载波环路滤波器滤波后进入载波发生器中来调整载波频率；在码跟踪环路中，取I_E、I_L、Q_E、Q_L进入码环路鉴别器进行鉴相运算，结果经过码环路滤波器滤波后进入CA码发生器来调整CA码的相位；两个环路交叉耦合，对载波频率和码相位进行同步跟踪，使本地复现的载波和码与信号对准，后级积分累加判决器对I_P进行积分判决后，得到导航数据位；其特征在于：基于上述方法的系统，设有码相位跟踪环及载波频率跟踪环两个交叉耦合的跟踪环路：码相位跟踪环包括：CA码发生器：设有2个10位最大长度线性移位寄存器G1和G2，在1.023MHZ的时钟驱动下各自产生长度为1023位的最大长度PRN码，码片标称速率为1.023MHZ，由于跟踪环路中鉴相器的需要，CA码发生器的输出分为早码、即时码、晚码，彼此相差0.5个码片，将CA码输出通过两个级联的D触发器，将原始输出与两级D触发器中间的输出和末级输出分别作为早码，即时码和晚码，D触发器时钟工作在CA码发生器驱动时钟频率的2倍处；码环鉴相器：采用将超前包络减去滞后包络得到的结果除以将超前包络加上滞后包络得到的结果的归一化运算，包含了加减，乘法，除法和开平方根，调用IP核即可实现；码环滤波器：用于减小锁定相位的误差，消除突发干扰对锁定失锁的影响，滤除高频成分，同时配合CA码发生器调整锁相范围和锁定时间，采用三阶环路滤波器；积分累加器：设有一个位宽为32位的累加器，在每个时钟的上升沿对输入端的数据进行累加；在VERILOG编程时采用整数类型范围在保证对负数的正确累加；载波频率跟踪环包括载波鉴相器：采用函数结构，以查找表法实现反正切运算，首先计算出所需的值，再将其存入ROM的IP核中，最后根据输入值查找所需的结果；载波鉴频器：采用CORDIC算法的迭代结构和流水结构法的一阶差分鉴频得到所需的频率值；载波发生器：采用查找表，根据各个NCO正、余弦波相位计算好相位的正、余弦值，并按相位角度作为地址存储该相位的正、余弦值数据；载波环路滤波器：采用三阶环路滤波器；相位判决器：频率偏移对应的是相位偏移,当相位偏移满足:Δθ＞θ_H，采用载波锁频环进行粗锁,相位偏移不断缩小直到Δθ＜θ_H时,载波锁相环开始工作。