发明名称 基于并行编码译码的循环汉明码的纠错方法
摘要 本发明涉及纠错码技术领域,公开了一种基于并行编码译码的循环汉明码的纠错方法,包括:先分析传统的串行循环冗余校验(CRC)编码电路的结构得到串行CRC编码电路的五个寄存器中的数据之间的递推关系式;再将递推关系式展开得到并行编码中校验位和信息位之间的关系表达式;按照并行编码中校验位和信息位之间的关系表达式进行并行编码;再得到并行译码中新的校验位和新的编码字码之间的关系表达式,并进行并行译码得到码字;最后,对通过并行译码得到的码字进行纠错。本发明采用并行的方式对输入数据进行编码译码,不仅提高了输入信号的编码译码速度,而且实现了对输入信号的纠错,且添加的校验位最少。
申请公布号 CN103309766A 申请公布日期 2013.09.18
申请号 CN201310246833.1 申请日期 2013.06.20
申请人 中国科学院微电子研究所 发明人 刘鑫;赵发展;韩郑生
分类号 G06F11/10(2006.01)I 主分类号 G06F11/10(2006.01)I
代理机构 北京市德权律师事务所 11302 代理人 刘丽君
主权项 1.一种基于并行编码译码的循环汉明码的纠错方法,其特征在于,包括: 获取串行循环冗余校验码CRC编码电路的五个寄存器中的数据之间的递推关系式: <img file="FDA00003380993700011.GIF" wi="395" he="390" />其中,s<sub>0</sub><sup>i+1</sup>表示输入第i+1个数据后寄存器s<sub>0</sub>里面的值,s<sub>1</sub><sup>i+1</sup>表示输入第i+1个数据后寄存器s<sub>1</sub>里面的值,s<sub>2</sub><sup>i+1</sup>表示输入第i+1个数据后寄存器s<sub>2</sub>里面的值,s<sub>3</sub><sup>i+1</sup>表示输入第i+1个数据后寄存器s<sub>3</sub>里面的值,s<sub>4</sub><sup>i+1</sup>表示输入第i+1个数据后寄存器s<sub>4</sub>里面的值;s<sub>0</sub><sup>i</sup>表示输入第i个数据后寄存器s<sub>0</sub>里面的值,s<sub>1</sub><sup>i</sup>表示输入第i个数据后寄存器s<sub>1</sub>里面的值,s<sub>2</sub><sup>i</sup>表示输入第i个数据后寄存器s<sub>2</sub>里面的值,s<sub>3</sub><sup>i</sup>表示输入第i个数据后寄存器s<sub>3</sub>里面的值,s<sub>4</sub><sup>i</sup>表示输入第i个数据后寄存器s<sub>4</sub>里面的值;u<sub>i+1</sub>表示输入的第i+1个信息位; 将所述递推关系式展开得到并行编码中校验位和信息位之间的关系表达式: <img file="FDA00003380993700012.GIF" wi="1059" he="411" />按照所述关系表达式进行并行编码; 得到并行译码中新的校验位和新的编码字码之间的关系表达式,并进行并行译码得到码字; 对通过所述并行译码得到的码字进行纠错。 
地址 100029 北京市宣武区北土城西路3号
您可能感兴趣的专利