BCH码检纠错方法、电路及容错存储器

摘要

本发明提供一种BCH码检纠错方法、电路及容错存储器。根据本发明的方法，先基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算待检验BCH数据组的待比较校正子；随后，若所述待比较校正子不为0，则将所述待比较校正子与多个标准校正子进行比较，并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。与BCH码的原纠正能力相比，本发明能更大限度地利用了校验码，提高了纠错能力；且BCH码检纠错电路可由纯逻辑电路构成，不需要时钟，仅存在门延迟，适合应用于SPI接口之类对时序有特别要求的情况。

主权项

一种BCH码检纠错方法，其特征在于，所述BCH码检纠错方法至少包括：1）基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算所述待检验BCH数据组的待比较校正子；2）若所述待比较校正子不为0，则将所述待比较校正子与多个标准校正子进行比较，并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。