| 发明名称 | 互补型逻辑门器件 | ||
| 摘要 | 本发明提供一种用于打破半导体集成逻辑电路，尤其是以硅CMOS(互补型金属氧化膜半导体)逻辑电路为代表的互补型逻辑门器件构成的超高集成、超低功耗型集成逻辑电路的速度性能极限的互补型逻辑门器件。不使用N沟道FET和P沟道FET，只利用由石墨烯33形成电子运行层，具有双极特性，且门限值不同的第一FET 1和第二FET 2的两个FET。将第一FET 1的栅极11和第二FET 2的栅极21短路连接作为输入端，将第一FET 1的源极12设为低电位；将第一FET 1的漏极13和第二FET 2的漏极22连接作为输出端，将第二FET 2的漏极23设为高电位。 | ||
| 申请公布号 | CN102113114B | 申请公布日期 | 2013.08.28 |
| 申请号 | CN200980128161.6 | 申请日期 | 2009.07.24 |
| 申请人 | 国立大学法人东北大学;国立大学法人北海道大学 | 发明人 | 尾辻泰一;佐野荣一 |
| 分类号 | H01L21/8234(2006.01)I;H01L27/08(2006.01)I;H01L27/088(2006.01)I;H01L29/06(2006.01)I;H01L29/16(2006.01)I;H01L29/786(2006.01)I | 主分类号 | H01L21/8234(2006.01)I |
| 代理机构 | 北京路浩知识产权代理有限公司 11002 | 代理人 | 张晶 |
| 主权项 | 一种互补型逻辑门器件，其特征在于：具有利用石墨烯材料形成电子运行层，有双极特性，且门限值不同的第一FET和第二FET，将上述第一FET的栅极和上述第二FET的栅极短路连接作为输入端，将上述第一FET的源极设为低电位；将上述第一FET的漏极和上述第二FET的源极连接作为输出端，将上述第二FET的漏极设为高电位；将上述第一FET门限值设为第一电平，将上述第二FET的门限值设为高于上述第一电平的第二电平，使输入信号的逻辑低电平及逻辑高电平分别与上述第一电平及上述第二电平一致。 | ||
| 地址 | 日本宫城县 | ||