发明名称 易失性存储器的寄存器读取
摘要 在同步数据传送中,从SDRAM模块读取未存储于SDRAM模块的DRAM阵列中的数据。所述数据传送(称作寄存器读取命令/操作)在定时和操作上类似于针对存储于DRAM阵列中的数据的读取命令/操作。寄存器读取命令由SDRAM控制信号和库地址比特的唯一编码加以区别。在一实施例中,寄存器读取命令包括与MSR或EMSR命令相同的控制信号状态,其中库地址被设定为唯一值,例如2’b10。寄存器读取命令可仅读取单个数据,或可使用地址总线对未存储于DRAM阵列中的多个数据进行定址。寄存器读取操作可以是突发式读取,且突发长度可以各种方式来界定。
申请公布号 CN101156211B 申请公布日期 2013.08.14
申请号 CN200680011543.7 申请日期 2006.02.03
申请人 高通股份有限公司 发明人 罗伯特·迈克尔·沃克
分类号 G11C7/10(2006.01)I;G11C5/00(2006.01)I;G11C11/406(2006.01)I 主分类号 G11C7/10(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 刘国伟
主权项 一种自SDRAM(同步动态访问随机存储器)模块(100)读取数据的方法,该数据未存储于模块(100)中的DRAM(动态访问随机存储器)阵列(104)中,其中,用于控制SDRAM操作的多个可用SDRAM命令中的每一者是由施加在该SDRAM模块(100)上的控制信号的状态来定义的,该方法包括:提供命令,该命令用于对未存储在DRAM阵列(104)中的所述数据进行同步读取,该命令包括控制信号编码,该编码对于对未存储在该DRAM阵列(104)中的所述数据的同步读取操作是唯一的;及响应于所述命令,对所述未存储于DRAM阵列(104)中的数据进行同步读取,其中,对所述数据的所述同步读取在定时和操作上实质上类似于指向存储于所述DRAM阵列(104)中的数据的读取操作;从读取未存储在DRAM阵列(104)中的数据的循环结束之后紧接着的循环中开始,或者在读取未存储在DRAM阵列(104)中的数据的循环开始之前紧接着的循环中开始,从所述模块(100)中的DRAM阵列(104)读取数据或向所述模块(100)中的DRAM阵列(104)写入数据。
地址 美国加利福尼亚州