| 发明名称 | 半导体存储器件及其访问方法 | ||
| 摘要 | 本申请公开了一种半导体存储器件及其访问方法，其中半导体存储器件包括氧化物异质结晶体管，所述氧化物异质结晶体管包括氧化物衬底；位于氧化物衬底上的氧化物薄膜，其中氧化物衬底和氧化物薄膜之间的界面层表现出二维电子气的特性；位于氧化物薄膜上并且与界面层电连接的源电极和漏电极；位于氧化物薄膜上的前栅；以及位于氧化物衬底下表面上的背栅，其中，氧化物异质结晶体管的源电极和漏电极分别与用于执行读取操作的第一字线和第一位线相连接，前栅和背栅分别与用于执行写入操作的第二字线和第二位线相连接。该半导体存储器件是1T配置的存储器件，其结构简单，并且提高了集成度。 | ||
| 申请公布号 | CN103247627A | 申请公布日期 | 2013.08.14 |
| 申请号 | CN201210031886.7 | 申请日期 | 2012.02.13 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱正勇;骆志炯 |
| 分类号 | H01L27/108(2006.01)I;H01L21/8242(2006.01)I | 主分类号 | H01L27/108(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种半导体存储器件，包括氧化物异质结晶体管，所述氧化物异质结晶体管包括氧化物衬底；位于氧化物衬底上的氧化物薄膜，其中氧化物衬底和氧化物薄膜之间的界面层表现出二维电子气的特性；位于氧化物薄膜上并且与界面层电连接的源电极和漏电极；位于氧化物薄膜上的前栅；以及位于氧化物衬底下表面上的背栅，其中，氧化物异质结晶体管的源电极和漏电极分别与用于执行读取操作的第一字线和第一位线相连接，前栅和背栅分别与用于执行写入操作的第二字线和第二位线相连接。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||