| 摘要 |
本发明揭露一种使用BE-SONOS的2T NOR记忆胞架构以作为嵌入式记忆体之用，其包括一记忆胞具有各自的存取电晶体及记忆电晶体，该存取电晶体具有存取闸极而该记忆电晶体具有记忆闸极两者串联安排介于对应的位元线与该复数条参考线之一之间。此记忆胞中的一记忆电晶体包含一半导体主体，包含一具有一通道表面的通道，以及一介电堆叠位于该闸极与该通道表面之间。此介电堆叠包含一能隙工程穿隧介电层与该记忆闸极(对闸极注射而言)和该通道表面(对通道注射而言)之一连接。此记忆胞的介电堆叠也包含一电荷捕捉介电层于穿隧介电层之上，及一阻挡介电层。 |
