| 主权项 |
一种监控模式下不受复位干扰的仿真器，其特征在于，包括：仿真芯片、监控模块、用户程序存储器、监控程序存储器、外部复位信号源和用户电脑上的集成开发环境模块；所述仿真芯片包括处理器核、复位控制模块和内部复位信号源；所述仿真芯片通过第一标准数据/地址总线与所述监控模块连接，所述用户程序存储器通过第二标准数据/地址总线与所述监控模块连接，所述监控程序存储器通过第三标准数据/地址总线与所述监控模块连接；所述复位控制模块通过复位信号线与所述处理器核连接；所述集成开发环境模块，通过仿真通信通道与所述监控模块连接，用于控制所述监控模块在运行模式和监控模式之间切换；所述内部复位信号源，通过内部复位信号线与所述复位控制模块连接，当发生内部复位时，该内部复位信号源向复位控制模块输出有效的内部复位信号；当没有内部复位时，所述内部复位信号源向复位控制模块输出无效的内部复位信号；所述外部复位信号源，通过外部复位信号线与所述复位控制模块连接，当发生外部复位时，该外部复位信号源向复位控制模块输出有效的外部复位信号；当没有外部复位时，所述外部复位信号源向复位控制模块输出的是无效的外部复位信号；所述监控模块，通过控制信号线与所述复位控制模块连接，在所述仿真器处于运行模式时，向复位控制模块输出无效的控制信号，此时，复位控制模块在收到有效的外部复位信号或有效的内部复位信号时，都向所述 处理器核输出有效的复位信号，使处理器核处于复位状态；复位控制模块在收到无效的外部复位信号和无效的内部复位信号时，都向所述处理器核输出无效的复位信号，使处理器核处于非复位状态；在所述仿真器处于监控模式时，向所述复位控制模块输出有效的控制信号，此时，复位控制模块无论收到有效或无效的外部复位信号，有效或无效的内部复位信号，都向所述处理器核输出无效的复位信号，使处理器核处于非复位状态。 |
