CMMB比特解交织装置及方法

摘要

本发明公开了一种CMMB比特解交织装置，包括：输入序列缓冲器，用于输入数据的缓存并构造写入单口RAM阵列的数据格式；单口RAM阵列，用于存储所述输入序列缓冲器输出的数据，且为输出向量缓冲器提供所需的数据；输出向量缓冲器，用于缓存所述单口RAM阵列输出的解交织后的数据，为低密度奇偶校验码LDPC译码器提供所需的待译码数据；RAM地址生成器，用于生成向所述单口RAM阵列写入数据或从该单口RAM阵列读出数据时所需的对应的地址；控制器，控制整个CMMB比特解交织装置和该装置各组成部件的工作。本发明还公开了一种CMMB比特解交织方法。本发明能够减少硬件开销，节省大量的LDPC译码器的译码时间，提高LDPC译码器的工作效率。

主权项

一种CMMB比特解交织装置，其特征在于，包括：一输入序列缓冲器，用于输入数据的缓存并构造写入单口RAM阵列的数据格式；一单口RAM阵列，用于存储所述输入序列缓冲器输出的数据，且为输出向量缓冲器提供所需的数据；一输出向量缓冲器，用于缓存所述单口RAM阵列输出的解交织后的数据；按照低密度奇偶校验码LDPC译码器并行度和工作所要求的数据格式，将缓存的数据构造成低密度奇偶校验码LDPC译码器所需的输入向量格式，为低密度奇偶校验码LDPC译码器提供所需的待译码数据；一RAM地址生成器，用于生成向所述单口RAM阵列写入数据或从该单口RAM阵列读出数据时所需的对应的地址；一控制器，控制整个CMMB比特解交织装置和该装置各组成部件的工作。