| 发明名称 | 绝缘隐埋层中有带电区的衬底 | ||
| 摘要 | 本发明涉及一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的至少一个区域。本发明还涉及用于制造这种衬底的过程。 | ||
| 申请公布号 | CN101960604B | 申请公布日期 | 2013.07.10 |
| 申请号 | CN200880127888.8 | 申请日期 | 2008.03.13 |
| 申请人 | S.O.I.TEC绝缘体上硅技术公司 | 发明人 | F·阿利贝尔;G·戈丹;F·拉勒芒;D·朗德吕;K·朗德里;M·沙欣;C·马聚 |
| 分类号 | H01L29/78(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;靳强 |
| 主权项 | 一种半导体结构，包括：‑连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，‑在所述半导体顶层(3)上制造的1TRAM存储器，所述1TRAM存储器包括所述绝缘层(2)上的浮体区域，所述半导体结构的特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的区域，所述绝缘层(2)包括两个扩散阻挡层(6)之间的电荷限制层(5)，其中所述电荷限制层(5)的电荷密度的绝对值在1010电荷/cm2以上。 | ||
| 地址 | 法国贝尔尼 | ||