| 发明名称 |
Auf einem Halbleiterchip implementierte vektorlogische Reduktionsoperation |
| 摘要 |
<p>Ein Halbleiterprozessor wird beschrieben. Der Halbleiterprozessor umfasst einen Logikschaltkreis zum Ausführen einer Instruktion zur logischen Reduktion. Der Logikschaltkreis umfasst einen Swizzle-Schaltkreis zum Swizzlen von Elementen eines Vektors zum Bilden eines Swizzle-Vektors. Der Logikschaltkreis umfasst auch einen Vektorlogikschaltkreis zum Durchführen einer vektorlogischen Operation auf dem Vektor und dem Swizzle-Vektor.</p> |
| 申请公布号 |
DE112011103211(T5) |
申请公布日期 |
2013.07.04 |
| 申请号 |
DE201111103211T |
申请日期 |
2011.09.24 |
| 申请人 |
INTEL CORPORATION |
发明人 |
GOLLIVER, ROGER;WIEDEMEIER, JEFF;SAMUDRALA, SRIDHAR |
| 分类号 |
G06F9/305;G06F1/00;G06F9/30;G06F9/44 |
主分类号 |
G06F9/305 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
