发明名称 |
局部重配置电路 |
摘要 |
本发明涉及局部重配置电路。集成电路可以包括局部重配置(PR)电路,其用于重配置存储器阵列的一部分。PR电路可以包括主电路、控制电路、地址寄存器以及第一、第二和第三数据寄存器。主电路可以发送一系列PR指令给控制电路。控制电路可以包括用于解压缩已压缩的指令的解压缩电路,用于解密已加密的指令的解密电路,用于检测指令中的错误的错误检验电路,以及逻辑电路。地址寄存器可以选择期望的帧。可以将选定的帧加载进入第三数据寄存器中。可以将第三数据寄存器的内容移位进入第一数据寄存器中。第一数据寄存器的内容可以根据期望的逻辑功能利用逻辑电路进行修改,移位进入第二数据寄存器中,并且写入选定的帧中。 |
申请公布号 |
CN103177152A |
申请公布日期 |
2013.06.26 |
申请号 |
CN201210559868.6 |
申请日期 |
2012.12.20 |
申请人 |
阿尔特拉公司 |
发明人 |
B·玛加班度;D·A·瑞斯;L·M·毛戈;N·D·纳谷 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京纪凯知识产权代理有限公司 11245 |
代理人 |
赵蓉民 |
主权项 |
一种集成电路,包括:存储器元件阵列;和局部重配置电路,其耦合到所述存储器元件阵列,其中所述局部重配置电路包括:控制电路;和数据寄存器电路,其可操作用于存储从所述存储器元件阵列中的选定行的存储器元件中读取的数据,并且修改读取的数据以产生已修改的数据,其中所述控制电路可操作用于将来自所述数据寄存器电路的所述已修改的数据加载到所述存储器元件阵列中的所述选定行的存储器元件中。 |
地址 |
美国,加利福尼亚 |