发明名称 |
半导体器件及其制造方法 |
摘要 |
一种半导体器件及其制造方法。所述半导体器件包括:半导体衬底;依次位于半导体衬底上的刻蚀阻挡层和超低K介质层,所述超低K介质层的介电常数范围包括:2.2~2.5,所述超低K介质层具有致密的结构;位于半导体衬底上,且依次被超低K介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。所述制造方法包括:提供半导体衬底;在半导体衬底上依次形成刻蚀阻挡层和超低K介质层;依次刻蚀超低K介质层和刻蚀阻挡层至露出半导体衬底,形成沟槽;在沟槽中填充满金属层;对金属层进行平坦化处理,金属层的上表面与超低K介质层的上表面齐平。本发明可以提高半导体器件的稳定性和可靠性。 |
申请公布号 |
CN103165576A |
申请公布日期 |
2013.06.19 |
申请号 |
CN201110413955.6 |
申请日期 |
2011.12.13 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
周鸣;洪中山 |
分类号 |
H01L23/532(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L23/532(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体器件,其特征在于,包括:半导体衬底;依次位于所述半导体衬底上的刻蚀阻挡层和超低K介质层,所述超低K介质层的介电常数范围包括:2.2~2.5,所述超低K介质层具有致密的结构;位于所述半导体衬底上,且依次被所述超低K介质层和所述刻蚀阻挡层所包围的金属布线层或导电插塞。 |
地址 |
201203 上海市浦东新区张江路18号 |