快速旁路存储器电路

摘要

一种在接收时钟脉冲时迅速地在数据输出处呈现输入数据的存储器电路，包括上游和下游存储器逻辑和选择逻辑。上游存储器逻辑配置为在接收时钟脉冲时锁存输入数据。下游存储器逻辑配置为储存经锁存的输入数据。选择逻辑配置为取决于上游存储器逻辑是否已锁存输入数据来显现逻辑电平，经显现的逻辑电平在输入数据被锁存之前来自输入数据，并且在输入数据被锁存之后来自经锁存的输入数据。

主权项

一种在接收时钟脉冲时迅速地在数据输出处呈现输入数据的存储器电路，所述电路包括：上游存储器逻辑，配置为在接收所述时钟脉冲时锁存所述输入数据；下游存储器逻辑，配置为存储经锁存的输入数据；以及选择逻辑，配置为取决于所述上游存储器逻辑是否已锁存所述输入数据来显现逻辑电平，经显现的逻辑电平在所述输入数据锁存之前来自所述输入数据，以及在所述输入数据锁存之后来自所述经锁存的输入数据。