发明名称 |
半导体装置和集成电路装置的制造方法 |
摘要 |
本发明公开了一种半导体装置和集成电路装置的制造方法,该方法包括:提供一基板;形成一高介电常数介电层于基板上;形成一第一顶盖层于高介电常数介电层上;形成一第二顶盖层于第一顶盖层上,其中第二顶盖层与第一顶盖层不同;形成一虚置栅极层于第二顶盖层上;实施一图案化工艺以形成一栅极堆叠,其包括高介电常数介电层、第一和第二顶盖层、和虚置栅极层;从栅极堆叠移除虚置栅极层,因而形成一开口露出所述第二顶盖层;以及将一第一金属和一第二金属填入所述开口中,所述第一金属位于露出的第二顶盖层上,第二金属位于第一金属上,其中第一金属层与第二金属层不同,且具有适合于所述半导体装置的功函数。本发明可消除填隙问题。 |
申请公布号 |
CN102148148B |
申请公布日期 |
2013.06.19 |
申请号 |
CN201010239321.9 |
申请日期 |
2010.07.27 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
庄学理;郑光茗;叶炅翰 |
分类号 |
H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种半导体装置的制造方法,包括:提供一基板;形成一高介电常数介电层于该基板上;形成一第一顶盖层于该高介电常数介电层上;形成一第二顶盖层于该第一顶盖层上,其中该第二顶盖层不同于该第一顶盖层;形成一虚置栅极层于该第二顶盖层上;实施一图案化工艺以形成一栅极堆叠,其包括该高介电常数介电层、该第一和第二顶盖层、和该虚置栅极层;从该栅极堆叠移除该虚置栅极层,因而形成一开口露出该第二顶盖层;以及将一第一金属和一第二金属填入该开口中,该第一金属位于露出的第二顶盖层上,该第二金属位于该第一金属上,其中该第一金属层与该第二金属层不同,且具有适于该半导体装置的功函数。 |
地址 |
中国台湾新竹市 |