用于半导体芯片的应力阻挡结构

摘要

本发明披露了用于半导体芯片的应力阻挡结构及其制造方法。在一个实施例中，半导体器件包括半导体衬底，该半导体衬底包括有源电路和在有源电路上方的互连金属化结构，其中，互连金属化结构包括一层低-k绝缘层。第一金属凸块设置在半导体衬底上方并且连接至半导体衬底的有源电路。第一应力阻挡结构设置在金属凸块下面，并且设置在低-k绝缘层上方，并且第二衬底设置在第一金属凸块上方。

主权项

一种半导体芯片，包括：半导体衬底，包括有源电路和在所述有源电路上方的互连金属化结构，其中，所述互连金属化结构包括一层低介电常数(低‑k)绝缘层；第一金属凸块，设置在所述半导体衬底上方并且连接至所述有源电路；以及第一应力阻挡结构，设置在所述第一金属凸块下面，并且设置在所述低‑k绝缘层上方；所述半导体芯片进一步包括：第二金属凸块，设置在所述半导体衬底上方，所述第二金属凸块不连接至所述有源电路；以及第二应力阻挡结构，设置在所述第二金属凸块下面，并且设置在所述低介电常数绝缘层上方。