一种精密恒流恒压施加测试电路

摘要

本发明公开了一种精密恒流恒压施加测试电路通过负反馈回路对输出电流或电压进行采样放大，然后与前向通路中输入程控数字信号转换的模拟信号进行比较，如果反馈的电流或电压值大于施加DAC的输出值，则施加放大器输出减小，功率放大器输出减小，相反则施加放大器输出增大，功率放大器输出也增加，使反馈的电流或电压值等于施加DAC的输出值，从而精确控制输出恒定电流或电压。此外，箝位电路在施加恒流/恒压时，负载出现开路或短路等异常情况时，使施加放大器输出的、用于驱动功率放大器的电压或电流减小，驱动功率放大器输出电压或电流箝位，变成恒压/恒流输出，从而保护精密恒流恒压施加测试电路。

主权项

一种精密恒流恒压施加测试电路包括：由施加DAC、施加放大器和功率放大器组成的前向通路、由电流取样电阻、电流检测放大器、电压检测放大器和电流/电压选择开关组成的负反馈回路、测量电路以及箝位电路； 施加DAC将代表直流电流或直流电压幅度的程控数字信号转换成模拟信号并输出到施加放大器；施加放大器是一个误差放大器，它将负反馈回路反馈的电流或电压值与施加DAC的输出值进行误差放大，并输出到功率放大器；功率放大器将施加放大器的输出进行功率放大，然后经电流取样电阻输出到负载； 电流取样电阻将流过负载的电流信号转换成电压信号，然后输出到电流检测放大器，电流检测放大器将反应负载电流大小的电压信号放大后输出到电流/电压选择开关；电压检测放大器将负载上的电压放大后输出到电流/电压选择开关；电流/电压选择开关在施加恒流时，选择电流检测放大器输出作为负反馈回路反馈的电流值送入施加放大器，电流/电压选择开关在施加恒压时，选择电压检测放大器输出作为负反馈回路反馈的电压值送入施加放大器，构成负反馈，如果反馈的电流或电压值大于施加DAC的输出值，则施加放大器输出减小，功率放大器输出减小，相反则施加放大器输出增大，功率放大器输出也增加，使反馈的电流或电压值等于施加DAC的输出值，从而精确控制输出恒定电流或电压； 测量电路对恒流施加时负载的电压进行测量，对恒压施加时负载的电流进行测量； 其中，作为比较的负反馈回路反馈的电流或电压值、施加DAC的输出值、施加放大器输出、功率放大器输出均指幅度值，其具体的正负相位关系视具体的电路设计而定； 箝位DAC，箝位放大器和箝位反馈选择开关组成的箝位电路；箝位DAC用于设定电流或电压箝位值，其输出箝位值输出到箝位放大器； 在施加恒流时，箝位反馈选择开关选择电压检测放大器的输出作为反馈值送入箝位放大器，反馈值与电压箝位值进行比较，如果反馈值小于等于电压箝位值，则箝位放大器不输出，如果反馈值大于箝位值，则箝位放大器输出，使施加放大器输出的、用于驱动功率放大器的电压或电流减小，驱动功率放大器输出电流相应减小，输出电压箝位，变成恒压输出，并由电压箝位值相确定； 在施加恒压时，箝位反馈选择开关选择电流检测放大器的输出作为反馈值送入箝位放大器，反馈值与电流箝位值进行比较，如果反馈值小于等于电流箝位值，则箝位放大器不输出，如果反馈值大于箝位值，则箝位放大器输出，使施加放大器输出的、用于驱动功率放大器的电压或电流减小，驱动功率放大器输出电压相应减小，输出电流箝位，变成恒流输出，并由电流箝位值确定； 其中，反馈值及箝位值均指幅度值，其具体的正负相位关系视具体的电路设计而定； 所述箝位放大器包括正向箝位放大器、负向箝位放大器、反相器以及二极管D1、D2，箝位DAC输出的箝位值直接输出给正向箝位放大器，同时，该箝位值经过反相器后输入到负向箝位放大器； 检测到的反馈值为正时，负向箝位放大器始终输出为负值，其输出端正向接到功率放大器的二极管D2不导通，不对施加放大器输出的、用于驱动功率放大器的电压或电流进行分压或分流，整个负向箝位放大器不起作用；同时，当检测到的反馈值为正，且幅度值小于等于箝位值，则正向箝位放大器输出高电平，其输出端反向接到功率放大器的二极管D1不导通，不对施加放大器输出的、用于驱动功率放大器的电压或电流进行分压或分流，整个正向箝位放大器也不起作用；当检测到的反馈值为正，且幅度值大于箝位值，则正向箝位放大器输出低电平，其输出端反向接到功率放大器的二极管D1导通，使施加放大器输出的、用于驱动功率放大器的电压或电流减小，驱动功率放大器输出的电流或电压相应减小，输出电压或电流箝位，精密恒流恒压施加测试电路由恒流或恒压施加变成恒压或恒流输出； 同理，检测到的反馈值为负时，正向箝位放大器始终输出为正值，其输出端反向接到功率放大器的二极管D1不导通，不对施加放大器输出的、用于驱动功率放大器的电压或电流进行分压或分流，整个正向箝位放大器不起作用；同时，当检测到的反馈值为负，且幅度值小于等于箝位值，则负向箝位放大器输出低电平，其输出端正向接到功率放大器的二极管D2不导通，不对施加放大器输出的、用于驱动功率放大器的电压或电流进行分压或分流，整个负向箝位放大器也不起作用；当检测到的反馈值为负，且幅度值大于箝位值，则负向箝位放大器输出高电平，其输出端正向接到功率放大器的二极管D2导通，使施加放大器 输出的、用于驱动功率放大器的电压或电流减小，驱动功率放大器输出的电流或电压相应减小，输出电压或电流箝位，精密恒流恒压施加测试电路由恒流或恒压施加变成恒压或恒流输出； 其特征在于，还包括：FPGA控制电路以及CPU； 所述FPGA控制电路包括地址译码器、模式控制逻辑模块、DA接口逻辑模块、AD接口逻辑模块、判断逻辑模块；地址译码器接收来自CPU的地址A0～A7和选通信号，选通信号使能地址译码器，地址译码器对地址A0～A7进行译码，然后输入到各个逻辑模块中，使能相应的逻辑模块； 在模式控制逻辑模块中，来自CPU的写信号和地址译码器输出的模式选择信号输入与门，当都为高电平时输出高电平，使能模式数据锁存器，锁存来自CPU的数据D0～D16，然后作为模式控制命令输出给电流/电压选择开关K1、箝位反馈选择开关K2实现各种工作模式的切换； 在DA接口逻辑模块中，来自CPU的写信号和地址译码器输出的两路选择信号分别输入与门，当其中启动DA选择信号为高电平、写信号输出高电平时，使能启动DA数据锁存器，锁存来自CPU的数据D0～D16，然后作为启动DA命令输出给相应的DAC；当其中启动DA数据选择信号为高电平、写信号输出高电平时，使能DA数据锁存器，锁存来自CPU的数据D0～D16，并存入16位移位寄存器中，然后作为DA数据输出给相应的DAC；所述DA接口逻辑模块有四个，分别对应施加DAC、箝位DAC、上限DAC、下限DAC； 在AD接口逻辑模块中，来自CPU的写信号和地址译码器输出的AD启动选择信号输入与门，当都为高电平时输出高电平，使能模式数据锁存器，锁存来自CPU的数据D0～D16，然后作为启动AD命令输出给AD转换器；读信号和地址译码器输出的读AD选择信号输入另一与门，使能三态门，接收16移位寄存器中的AD数据，AD数据来自AD转换器，通过AD数据锁存器存入16移位寄存器中； 在判读逻辑模块中，来自CPU的读信号和地址译码器输出的判断逻辑选择信号输入与门，当都为高电平时输出高电平，使能三态门，读取来自测量电路的上限比较结果或下限比较结果。