发明名称 提供存储器阵列操作的正向和反向模式的解码器电路以及用于偏压解码器电路的方法
摘要 描述了用于解码可编程的、在某些实施例中可再写的无源元件存储器单元的示例存储器阵列的电路和方法,它们对于具有多于一个存储器平面的极密的三维存储器阵列是特别有用的。另外,描述了用于选择这样的存储器阵列的一个或多个阵列块、用于选择所选阵列块内的一条或多条字线以及位线、用于向或从所选阵列块内的所选存储器单元传送数据信息以及用于向未选阵列块传送未选偏压状况的电路和方法。解码器电路以相对低的电压操作,直到其输出稳定。然后,操作电压增加并且阵列线驱动器的总线被施加脉冲以调节。
申请公布号 CN103155042A 申请公布日期 2013.06.12
申请号 CN201180047497.7 申请日期 2011.08.31
申请人 桑迪士克3D有限责任公司 发明人 R.E.朔伊尔莱因;L.G.法索里
分类号 G11C7/18(2006.01)I;G11C8/08(2006.01)I;G11C8/12(2006.01)I 主分类号 G11C7/18(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 黄小临
主权项 一种解码存储器阵列的方法,所述方法包括:为第一解码器电路提供第一量值的操作电压,直到其所有解码输出稳定并且在其所选解码输出和未选解码输出之间建立第一电压差,每个解码输出耦接到各自的多个阵列线驱动器电路;以及在源极选择总线的每条总线上提供第一无效电压电平,所述源极选择总线耦接到所述各自的多个阵列线驱动器电路的每个,给定的多个阵列线驱动器电路的每个各自的阵列线驱动器电路用于响应于耦接到所述给定的多个阵列线驱动器电路的第一解码器电路的解码输出而将所述源极选择总线的各自的总线耦接到第一类型的各自的阵列线;然后将所述第一解码器电路的操作电压增加到比所述第一量值大的第二量值,由此将所选解码输出和未选解码输出之间的差分电压增加到比第一差分电压大的第二差分电压;然后向所述源极选择总线的第一总线施加脉冲以调节到第一有效电压电平然后回到第一无效电压电平,由此向与所述第一解码器电路的所选解码输出对应的所述第一类型的第一阵列线施加脉冲;然后在允许所述第一解码器的任何解码输出改变状态之前,将所述第一解码器的操作电压降低到所述第一量值。
地址 美国加利福尼亚州