发明名称 集成电路的时序、噪声和功率分析
摘要 提供一种DFM系统,所述DFM系统通过计算电路设计的绘制布置图的互连和器件在形状上的预测的制造变化,在集成电路的分析中并入制造变化。互连的形状变化被转换成电阻-电容(RC)寄生效应的变化。器件的形状变化被转换成器件参数的变化。通过确定器件参数和导线寄生变化对标准单元每个实例的行为的影响,器件参数和导线寄生效应的变化被转换成时序性能、信号完整性和功率消耗的改变。从这些分析得到的结果作为增加的延迟文件(时序)、噪声故障和缓冲器插入/驱动器调节指令(噪声)以及漏泄功率热点和单元代替指令(功率消耗)被集成回到设计流程。
申请公布号 CN101506810B 申请公布日期 2013.06.05
申请号 CN200680047496.1 申请日期 2006.10.24
申请人 卡德思设计规划公司 发明人 H·陈;L-F·常;R·罗斯;N·弗吉尼斯
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵蓉民
主权项 一种补偿制造缺陷的方法,其包含:接收电路设计,所述电路设计具有包括多个器件和多个互连的布置;确定互连形状中的第一变化和器件形状中的第二变化;把所述第一变化转换为寄生变化,并把所述第二变化转换为器件变化;通过修改所述电路设计的至少一部分产生修改的电路设计以包括所述寄生变化和所述器件变化中的一个或一个以上;通过仿真所述修改的电路设计的操作确定电路的制造版本的性能参数中的预测的变化;其中产生修改的电路设计包括通过应用所述寄生变化和所述器件变化中的至少一个到所述电路设计内的单元来修改所述单元;和将修改的电路设计存储在非易失性计算机可读存储介质上;其中所述寄生变化包括电容变化,并且确定所述电容变化包括:把每个互连分离成矩形子节,其中每个矩形子节通过至少一个尺寸表示;将所述矩形子节分离成多个板;以及计算由放置在所述多个板的每个其他板上的单位电荷造成的每个板上的电势系数;和产生包括每个互连的全部板的电势系数的电势矩阵;通过将所述电势矩阵求逆产生电容矩阵,所述电容矩阵包括所述互连的全部板的电容;和通过使用所述电容矩阵的信息合计所述子节的相应板之间的电容来确定任何一对子节之间的电容。
地址 美国加利福尼亚州