半导体集成电路器件及其工作方法

摘要

本发明提供一种半导体集成电路器件，其包括多条字线(wl[0]～)、多条位线(bt[0]、bb[0]～)、多个常规存储单元(MEMCELL)、存取控制电路(WD、CTRL)、多个读出放大器(SA)、第一和第二复制位线(rplbt[0]、[1])、第一和第二复制存储单元(RPLCELL)、第一和第二逻辑电路(INV0、1)。分别在第一和第二复制位线上连接第一和第二复制存储单元，在第一和第二复制位线(rplbt[0]、[1])上分别连接第一和第二逻辑电路(INV0、1)的输入，从第二逻辑电路的输出生成读出放大器使能信号(sae)，该信号(sae)被提供给多个读出放大器(SA)。即使使用了复制位线的存储器的存储容量大容量化，也能减少读出放大器使能信号的生成定时的变化。

主权项

一种半导体集成电路器件，其包括：在行方向上大致平行配置的多条字线；在列方向上大致平行配置的多条位线；与上述多条字线和上述多条位线相连接的多个常规存储单元；能够响应地址信号来选择上述多条字线中的任意一条字线的存取控制电路；以及与上述多条位线相连接的多个读出放大器，其特征在于，上述半导体集成电路器件还包括第一复制存储单元、第二复制存储单元、第一逻辑电路、第二逻辑电路、第一预充电晶体管以及第二预充电晶体管，上述第一复制存储单元连接在第一复制字线和第一复制位线上，上述第二复制存储单元连接在第二复制字线和第二复制位线上，上述第一逻辑电路使输入信号反转而输出，上述第二逻辑电路使输入信号反转而输出，上述第一预充电晶体管的栅极与上述第一复制字线连接、源极与提供第一电位的第一电源线连接、漏极与上述第一复制位线连接，上述第二预充电晶体管的栅极与上述第二复制字线连接、源极与上述第一电源线连接、漏极与上述第二复制位线连接，上述第一复制位线上连接有上述第一逻辑电路的输入端子，上述第一逻辑电路的输出端子与上述第二复制字线相连接，上述第二复制位线上连接有上述第二逻辑电路的输入端子，从上述第二逻辑电路的输出端子生成反转复制位线信号，上述反转复制位线信号被提供给缓冲器的输入端子，从该缓冲器的输出端子生成放大器使能信号并将其提供给上述多个读出放大 器，从而上述多条位线的多个读出信号被上述多个读出放大器放大，从上述多个读出放大器的多个输出端子生成多个读出数据在从上述多个读出放大器的多个输出端子生成多个读出数据之前，使上述第一预充电晶体管和上述第二预充电晶体管导通，分别使上述第一复制位线和上述第二复制位线预充电至上述第一电位。