| 摘要 |
一种记忆体包括一整体读取线及复数个组。对于每一组而言，该记忆体包括一感测放大器。若该复数个感测放大器中之任一者被赋能且将一具有一第一数位逻辑值之信号输出至一放电电路之一输入引线上，则该放电电路对该整体读取线进行放电。以此方式，该等感测放大器分享该放电电路。在一实例中，该记忆体包括一对经预充电以开始一读取操作之差动读取线。在预充电之后，若两个感测放大器中之任一者被赋能且输出该第一数位逻辑值，则一第一放电电路对该等整体读取线中之一第一者进行放电。若两个感测放大器中之任一者被赋能且输出第二数位逻辑值，则一第二放电电路对该等整体读取线中之一第二者进行放电。 |
