| 发明名称 | 半导体存储器件及其制造方法 | ||
| 摘要 | 通过在硅衬底上交替地层叠多个介电膜和电极膜形成层叠体。接下来，在层叠体中形成沿层叠方向延伸的通孔。接下来，执行选择性氮化处理，从而在通孔的内表面的与电极膜对应的区域中选择性地形成由氮化硅制成的电荷层。接下来，执行高压氧化处理，从而在电荷层和电极膜之间形成由氧化硅制成的阻止层。接下来，在通孔的内侧表面上形成由氧化硅制成的隧道层。由此，可制造出其中电荷层被分割用于每个电极膜的闪速存储器。 | ||
| 申请公布号 | CN101911287B | 申请公布日期 | 2013.05.15 |
| 申请号 | CN200880122659.7 | 申请日期 | 2008.12.25 |
| 申请人 | 株式会社东芝 | 发明人 | 国谷卓司;小森阳介;胜又龙太;福住嘉晃;鬼头杰;木藤大;田中启安;石月惠;青地英明 |
| 分类号 | H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 杨晓光;于静 |
| 主权项 | 一种半导体存储器件，包括：衬底；多个介电膜和电极膜，其交替地层叠在所述衬底上并具有沿层叠方向延伸的通孔；隧道层，其形成在所述通孔的内侧表面上并由介电材料制成；电荷层，其形成在所述隧道层和所述电极膜之间并由与所述隧道层的材料不同的材料制成；阻止层，其形成在所述电荷层和所述电极膜之间并由与所述电荷层的介电材料不同的介电材料制成；以及导体，其掩埋在所述通孔内，所述电荷层被分割用于每个所述电极膜。 | ||
| 地址 | 日本东京都 | ||