一种芯片上电过程信号计数延迟的方法和电路

摘要

本发明涉及芯片的可靠性领域，是一种芯片上电过程信号计数延迟的方法。该方法通过改进传统的芯片上电时延迟计数电路，增强了电路计数延迟时间的可靠性。本发明的具体实施是在芯片上电过程中对一些信号利用计数器进行延迟时，在延迟计数器的计数数值中，抽取一些计数的标记，只有当这些抽取的标记数值都被计数器计过之后，计数器才停止计数，计数器停止后产生延迟之后的信号。采用本发明的方法可以增强芯片在非正常上电时延迟计数器的计数数值的保证，能显著提高芯片非正常上电时的可靠性。

主权项

一种芯片上电过程中信号计数延迟的方法，其特征在于该方法使用多个标记寄存器来加强上电过程信号延迟计数器计数的可靠性，当计数器记数到和预先设置的值相同的数值时，会置位相应的标记寄存器，只有所有的标记寄存器都被置位，计数器才停止计数，产生延迟之后的信号。