| 摘要 |
1. Устройство управления матрицами, содержащее:коммутирующую матрицу системы на кристалле (OSF), используемую для связи процессора с логическим блоком; ипамять для хранения теневого адреса, соответствующего физическому адресу, в ответ на запрос на уровне пользователя,в котором OSF должна содержать логику для определения физического адреса из теневого адреса.2. Устройство по п.1, в котором память должна хранить виртуальный адрес, соответствующий физическому адресу, и виртуальный алиасный адрес, соответствующий теневому адресу.3. Устройство по п.2, в котором память должна хранить таблицу страниц, в котором таблица страниц должна иметь ввод, соответствующий виртуальному алиасному адресу и теневому адресу.4. Устройство по п.1, в котором память должна хранить кэшируемые индикации для теневого адреса и физического адреса.5. Устройство по п.1, в котором процессор и логический блок взаимно используют адреса, которые известны только во время выполнения операции.6. Устройство по п.1, в котором процессор и логический блок взаимно используют адреса, которые не фиксированы и известны только во время выполнения операции.7. Устройство по п.1, в котором логика должна инвертировать один или несколько самых высоких битов теневого адреса для определения физического адреса.8. Устройство по п.1, в котором память должна хранить приложение, чтобы сформировать запрос на уровне пользователя.9. Устройство по п.1, в котором память должна хранить приложение, чтобы сформировать операцию хранения, которая передает адреса памяти или другие параметры логическому блоку.10. Устройство по п.1, в котором OSF и память находятся на одном кристалле интегрально� |
