一种基于超五类线的LVDS高速数据传输方法

摘要

本发明公开了一种基于超五类线的LVDS高速数据传输方法。本发明如下：发射机端，首先使用模数转换器芯片实现模拟信号数字化，再将所得数字信号通过FPGA进行格式封装，然后将封装好的数据发送至并串转换芯片，再然后使用预加重芯片对LVDS信号的驱动能力进行增强，最后通过超五类线将高速LVDS信号发送至接收机端；接收机端，首先利用均衡器芯片对接收到的高速LVDS信号进行均衡，再将均衡后的信号发送至串并转换芯片，同时实现同步时钟的恢复，该同步时钟可帮助FPGA完成数据采集和解析过程，最后将解析后的数据输入数模转换器实现信号模拟化。本发明具有低功耗、低成本、高性能等优势。

主权项

1. 一种基于超五类线的LVDS高速数据传输方法，其特征在于包括如下步骤：步骤(1).发射机端通过模数转换器对两路模拟信号进行采样，设采样时钟频率为,AD采样所得两路数字信号的位宽均为，因此采样后得到的数据速率为；步骤(2).在FPGA中使用两个位宽为的寄存器来临时存储步骤(1)所得的两路并行数字信号；步骤(3).将步骤（2）中存储下来的bit数据进行封装和发送，且封装和发送同时进行，其中，封装过程采用自定义的数据格式，发送时钟是采样时钟经过DCM模块倍频后产生的4倍频时钟，即发送时钟频率为，每个发送时钟周期向外发送10bit数据，因此，此处数据速率为；步骤(4).通过并串转换芯片MAX9205完成10路LVCMOS/LVTTL电平并行单端信号向一路LVDS电平串行差分信号转换的过程，即输出1路串行差分LVDS信号；在该转换过程中，并串转换芯片MAX9205会在串行化后的10bit数据前后分别加上比特“1”和比特“0”，因此，并串转换后的串行数据速率为；步骤(5).利用预加重芯片CLC001增强步骤（4）中所得的串行差分LVDS信号的驱动能力，从而使得串行差分LVDS信号能在超五类双绞线上传输50米甚至更远的距离；步骤(6).将步骤（5）所得的增强型串行差分LVDS信号通过超五类双绞线传输到接收机端；步骤(7).接收机端从超五类双绞线中接收串行差分LVDS信号，将接收到的串行差分LVDS信号输入至芯片LMH0384进行均衡处理；步骤(8).将均衡后的串行差分LVDS信号输入芯片MAX9206实现串并转换，该芯片完成一路LVDS电平串行差分信号向10路LVCMOS/LVTTL电平并行单端信号转换的过程，同时，利用锁相环技术从均衡后的串行差分LVDS信号中提取同步时钟，该同步时钟频率应与发射机端的发送时钟频率一致；步骤(9).FPGA利用步骤（8）中提取出的同步时钟来采集步骤（8）中芯片MAX9206转换后的10路并行信号，并对接收到的数据进行解析，并将解析后得到的bit数据临时存储到2个位宽为的寄存器中；步骤(10).将步骤（9）中存储下来的bit数据输入到数模转换器芯片（DA）中进行数模转换，并将转换后得到的两路模拟信号传输出去，完成基于超五类线的LVDS高速数据传输。