进位产生和传递函数发生器及可逆最优加法线路设计方法

摘要

本发明“进位产生和传递函数发生器及可逆最优加法线路设计方法”公开了一种新型的可逆逻辑门——“ZS”门，以及它的量子线路设计图。该设计图只含有双量子比特受控门和单量子比特门。同时利用该门设计了“进位产生函数和传递函数发生器”(ZSGPD)，实现了单个门以零无用输出产生多个进位传递函数。并以该门为基础，设计了“可逆最优化”的两种加法线路结构——量子全加法器(ZSQFA)和量子无等待进位加法器(ZSNWCA)。这两种线路结构实现了可逆门的种类和数量以及无用输出的最小化，最优化。大大降低了运算部件的运行功耗和设计成本。本发明适用于量子系统线路设计和应用。

主权项

1.一种进位产生和传递函数发生器的设计方法，其特征在于：(1)将量子计算机中可逆的含义与真值表输入输出一一对应联系在一起，设计一种与真值表输入输出一一对应的，能够以单个可逆逻辑门完成量子全加法器加法操作的可逆逻辑门-“ZS”门；所述可逆逻辑门是利用经典计算机中加法器的进位函数和和函数，并充分考虑真值表的一一对应关系而获得的；(2)根据所述“ZS”门，设计含有双量子比特受控门和单量子比特门的量子逻辑线路图，其设计步骤为：①对于所述“ZS”门的第1、第2输入a和b，运用受控非门操作，得到1号线输出②对于所述“ZS”门的4号线输出，是通过一定变形之后，运用了两个Toffoli门操作所得到的；其中第一个Toffoli门将a、b作为控制比特，将d作为目标比特；而第二个Toffoli门则将和c作为控制比特，而将第一个Toffoli门输出作为目标比特，得到最终“ZS”门的4号线输出③对于所述“ZS”门的3号线的输出；首先做简单的变形，通过两个受控非门的作用将交换至2线，同时在3线得到输出从而结合Toffoli门的输入输出性质，将作为控制比特可以方便的得到3号线输出$|r>=|\overline{\mathrm{bcd}}+\mathrm{ad}+\mathrm{ac}>;$④对于所述“ZS”门的1号线，2号线的当前输出进行异或操作，得到输出结果为将此输出结果与4号线输出进行受控非操作，对此时的结果进行变形，得到“ZS”门的2号线输出为(3)根据所述“ZS”门，设计一种进位产生函数和进位传递函数产生装置，并且能够实现单个门以零无用输出产生多个进位传递函数，其设计步骤为：改变传统加法器中和函数和进位函数为如下形式：$S_i=a_i\oplus b_i\oplus c_i=P_i\oplus c_i$$C_{i+1}=a_i{b}_i+(a_i\oplus b_i)c_i=G_i\oplus P_i{c}_i$其中为进位传递函数，G_i＝a_ib_i，为进位产生函数；从而通过S_i和C_i+1表达式进行变换，可以得到：$c_1=G_0\oplus P_0{c}_0$$c_2=G_1\oplus P_1{c}_1=G_1\oplus P_1(G_0\oplus P_0{c}_0)$$=G_1\oplus P_1{G}_0\oplus P_1{P}_0{c}_0$$c_3=G_2\oplus P_2{c}_2=G_2\oplus P_2(G_1\oplus P_1{c}_1)=G_2\oplus P_2(G_1\oplus P_1{G}_0\oplus P_1{P}_0{c}_0)$$=G_2\oplus P_2{G}_1\oplus P_2{P}_1{G}_0\oplus P_2{P}_1{P}_0{c}_0$$c_4=G_3\oplus P_3{c}_3=G_3\oplus P_3(G_2\oplus P_2{G}_1\oplus P_2{P}_1{G}_0\oplus P_2{P}_1{P}_0{c}_0)$$=G_3\oplus P_3{G}_2\oplus P_3{P}_2{G}_1\oplus P_3{P}_2{P}_1{G}_0\oplus P_3{P}_2{P}_1{P}_0{c}_0$依此类推$S_0=P_0\oplus c_0$$S_1=P_1\oplus c_1=P_1\oplus G_0\oplus P_0{c}_0$$S_2=P_2\oplus c_2=P_2\oplus G_1\oplus P_1{G}_0\oplus P_1{P}_0{c}_0$$S_3=P_3\oplus c_3=P_3\oplus G_2\oplus P_2{G}_1\oplus P_2{P}_1{G}_0\oplus P_2{P}_1{P}_0{c}_0$依此类推通过以上的变换，设置进位传递函数和进位产生函数，和函数的输出只与进位产生函数和进位传递函数和最低位进位有关即只与P_i，G_i，c₀有关；无需等待高位进位就可以实现量子比特的加法。