发明名称 |
RAM存储装置 |
摘要 |
提供即使在发生对RAM的访问冲突的情况下,也能够将两个访问作为有效的请求应答的RAM存储装置。包含:选择部,响应控制信号,在以时钟信号决定的一个周期内,将到达2个接口之中的一个的访问向RAM供给;存储部,响应该控制信号,将到达该接口之中的另一个的访问至少存储至该一个周期随后的下一个周期为止。该选择部在该下一个周期之后,将该存储部存储的访问向该RAM供给。 |
申请公布号 |
CN103064802A |
申请公布日期 |
2013.04.24 |
申请号 |
CN201210399530.9 |
申请日期 |
2012.10.19 |
申请人 |
拉碧斯半导体株式会社 |
发明人 |
前田智行 |
分类号 |
G06F13/16(2006.01)I;G06F12/06(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
何欣亭;李浩 |
主权项 |
一种RAM存储装置,包含各自对含有写入或读出的控制信号及信息数据的访问进行中继的2个接口,以及响应经由所述接口的所述访问,和时钟信号同步进行所述信息数据的写入或读出的RAM,其特征在于,包含:选择部,执行选择供给动作,该选择供给动作是响应所述控制信号,在以所述时钟信号决定的一个周期内,将到达所述接口中的一个的所述访问向所述RAM供给;以及存储部,执行存储动作,该存储动作是响应所述控制信号,将到达所述接口中的另一个的访问至少存储至所述一个周期随后的下一个周期为止,所述选择部,在所述下一个周期之后,将所述存储部存储的访问向所述RAM供给。 |
地址 |
日本东京都 |