一种在FPGA中实现的多中断均衡管理方法

摘要

一种在FPGA中实现的多中断均衡管理方法，依赖于在FPGA中实现的几个单元电路共同协作来实现；这几个单元电路包括中断侦测单元、中断消息队列、中断响应处理单元、总线开关和数据缓冲区；其中，中断侦测单元完成外部中断信号的检测和通道号的锁存；中断消息队列用来存储外部中断通道号，确保按照中断先来先处理的原则进行响应；中断响应处理单元负责执行具体的中断任务；总线开关负责把中断响应处理单元的总线和被响应的通道总线进行连接；数据缓冲区用来存放中断响应处理单元执行中断处理任务时从外部总线读取的数据。本发明使得相同优先级的多个外部中断能及时被处理，避免了因为中断响应不均衡带来的数据出错或者系统故障。

主权项

一种在FPGA中实现的多中断均衡管理方法，其特征在于：本方法依赖于在FPGA中实现的几个单元电路共同协作来实现；这几个单元电路包括中断侦测单元、中断消息队列、中断响应处理单元、总线开关和数据缓冲区；其中：中断侦测单元完成外部中断信号的检测和通道号的锁存；中断消息队列用来存储外部中断通道号，确保按照中断先来先处理的原则进行响应；中断响应处理单元负责执行具体的中断任务；总线开关负责把中断响应处理单元的总线和被响应的通道总线进行连接；数据缓冲区用来存放中断响应处理单元执行中断处理任务时从外部总线读取的数据。