发明名称 一种III-V族半导体纳米线场效应晶体管器件及其制作方法
摘要 本发明公开了一种III-V族半导体纳米线晶体管器件,包括:单晶衬底层;在该单晶衬底层上形成的III-V族半导体缓冲层;在该III-V族半导体缓冲层上形成的底部欧姆接触层;在该底部欧姆接触层上形成的III-V族半导体复合沟道层;在该III-V族半导体复合沟道层上形成的顶部欧姆接触层和纳米线结构;在该纳米线结构上形成的环形高K栅介质层和功函数金属层;在该高K介质层和功函数金属层上形成的栅金属电极;以及在该顶部欧姆接触层上形成的源漏电极。本发明还公开了一种制作该纳米线场效应晶体管器件的方法。利用本发明,实现了低的源漏寄生电阻,提高了III-V族半导体MOS器件的电流驱动能力和更强的栅控功能,满足了高性能III-V CMOS技术在数字电路上的应用需求。
申请公布号 CN103022135A 申请公布日期 2013.04.03
申请号 CN201210546598.5 申请日期 2012.12.14
申请人 中国科学院微电子研究所 发明人 刘洪刚;常虎东;王虹;薛百清
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/10(2006.01)I;H01L21/336(2006.01)I;H01L21/285(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 任岩
主权项 一种III‑V族半导体纳米线晶体管器件,其特征在于,包括:单晶衬底层(101);在该单晶衬底层(101)上形成的III‑V族半导体缓冲层(102);在该III‑V族半导体缓冲层(102)上形成的底部欧姆接触层(103);在该底部欧姆接触层(103)上形成的III‑V族半导体复合沟道层(104);在该III‑V族半导体复合沟道层(104)上形成的顶部欧姆接触层(105)和纳米线结构;在该纳米线结构上形成的环形高K栅介质层和功函数金属层(106);在该高K介质层和功函数金属层(106)上形成的栅金属电极(107);以及在该顶部欧姆接触层(105)上形成的源漏电极(108)。
地址 100083 北京市朝阳区北土城西路3号