发明名称 一种用于机群系统并行模拟的时间序列控制方法
摘要 本发明公开了一种用于机群系统并行模拟的时间序列控制方法,该时间序列控制方法根据从宿主系统中捕获到的模拟事件,对目标系统的所有进程建立一个逻辑时钟,依照目标系统中的模拟时间运行状态来维护和更新该逻辑时钟的状态,最终得到进程在目标系统中的运行时间。本发明依据宿主-目标映射关系MAP对时间-模拟事件集EVE进行扫描,得到目标系统中每一个目标节点的事件缓冲队列Qi。本发明针对大规模并行系统模拟,在保证一定模拟精度的前提下有效提升了模拟器的效率。
申请公布号 CN101980166B 申请公布日期 2013.03.13
申请号 CN201010500868.X 申请日期 2010.10.09
申请人 北京航空航天大学 发明人 刘轶;支予哲;苏阳明;张昕;李鹤;钱德沛
分类号 G06F9/46(2006.01)I;G06F9/52(2006.01)I 主分类号 G06F9/46(2006.01)I
代理机构 北京永创新实专利事务所 11121 代理人 李有浩
主权项 一种用于机群系统并行模拟的时间序列控制方法,其特征在于通过下列步骤得以实现:第一步:将从宿主系统中各个节点捕获到的所有模拟事件按时间戳Etime先后进行排序,得到时间—模拟事件集EVE;所述的模拟事件是应用程序在宿主系统中运行时发生的各种事件,具体包括进程调度事件ER、存储访问事件ES、网络通信事件EC和阻塞事件EB;后续的处理过程都必须按照时间戳Etime有序的进行处理,即同一进程原始的事件执行逻辑先后顺序不能改变,这样可以保证对目标系统的模拟在逻辑上合理;则有在目标系统中运行进程调度事件ER所需的模拟时间记为TER、运行存储访问事件ES所需的模拟时间记为TES、运行网络通信事件EC所需的模拟时间记为TEC和运行阻塞事件EB所需的模拟时间记为TEB;第二步:依据宿主—目标映射关系MAP对时间—模拟事件集EVE进行扫描,得到目标系统中每一个目标节点的事件缓冲队列Qi,其中,i表示任意一个目标节点;第三步:为每一个逻辑进程建立一个时间轴ATj,并记录进程当前时间TNj,其中,j表示任意一个逻辑进程;所述的每个逻辑进程时间轴的起始时间为零;第四步:首先根据目标系统的配置依次轮流对事件缓冲队列Qi中的事件进行模拟,每轮处理各事件缓冲队列Qi中时间戳Etime最小的一个事件,从而得到事件模拟时间TSi‑j;然后采用时间轴更新策略更新进程当前时间TNj;所述的事件模拟时间TSi‑j中包括有调度时间TER、访问时间TES、通信时间TEC和阻塞时间TEB;第五步:当所有事件缓冲队列Qi中的事件都处理完成,即得到了进程在目标系统中的执行过程,各个逻辑进程的时间轴ATj中模拟时间的最大值Tmax即为应用程序在目标系统的运行时间。
地址 100191 北京市海淀区学院路37号