发明名称 处理单元和处理方法
摘要 从路径量度存储装置1中读取两个路径量度(PM0,PM1),从分支量度存储装置3中读取两个分支量度(BM0,BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行,由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。
申请公布号 CN101018103B 申请公布日期 2013.02.27
申请号 CN200610100346.4 申请日期 1998.06.29
申请人 松下电器产业株式会社 发明人 山中隆太郎;铃木秀俊;芜尾英之;冈本稔;M·K·斯通
分类号 H04L1/00(2006.01)I;H03M13/41(2006.01)I;H03M13/00(2006.01)I;H04B14/04(2006.01)I;G06F11/00(2006.01)I;G06F11/10(2006.01)I;H03M13/23(2006.01)I 主分类号 H04L1/00(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 李玲
主权项 一种数字信号处理器,包括:处理单元,执行指令,所述处理单元包括:第一选择器,在从第一总线、第一加法器和第一输入寄存器输入的数据中选择一个数据并输出;第二选择器,在从第二总线、第二加法器和第二输入寄存器输入的数据中选择一个数据并输出;算术逻辑单元,输入从所述第一选择器和所述第二选择器输出的数据,执行取得最高位的运算和算术逻辑运算;以及第三选择器,基于从所述算术逻辑单元输出的最高位,选择与所述第一加法器的输出数据相同的值的、从第三加法器输出的第一加法结果或者与所述第二加法器的输出数据相同的值的、从第四加法器输出的第二加法结果并输出,其中,在比较器执行第五加法器的输出数据与第六加法器的输出数据的比较的同时,所述算术逻辑单元从由所述第一选择器选择出的所述第一加法器的输出数据减去由所述第二选择器选择出的所述第二加法器的输出数据,从而获得所述最高位,进而,所述算术逻辑单元输入由所述第一选择器选择出的、第一总线的输出数据或者第一输入寄存器的输出数据,以及由所述第二选择器选择出的、第二总线的输出数据或者第二输入寄存器的输出数据,从而执行算术逻辑运算。
地址 日本国大阪府门真市