一种高速比较器LATCH电路

摘要

本发明涉及一种高速比较器LATCH电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地。本发明能改善高速比较器最后一级LATCH级的转换速度，并急剧减小LATCH翻转时的踢回噪声。

主权项

一种高速比较器LATCH电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地，其特征在于，所述LATCH电路还包括第七MOS管和第八MOS管，所述第七MOS管的漏极与所述第三MOS管的源极连接，并输出第一输出电压，所述第八MOS管的漏极与所述第四MOS管的源极连接，并输出第二输出电压，且所述第七MOS管的源极与第八MOS管的源极连接，它们的栅极相连接地。