发明名称 任意转发比数字相参转发方法
摘要 本发明提出的一种任意转发比数字相参转发方法,旨在提供一种可在FPGA、CPLD、DSP等硬件平台上实现,具有转发比可任意设置、性能稳定、设计简单可靠,在数字化应答机中输出输入频率满足一定转发比关系的方法。本发明通过下述技术方案实现:输入信号与环路DCO产生的本地信号通过鉴相器和环路滤波器后产生误差控制信号,并与中心频率控制字相加,作为环路DCO的频率控制字,实现环路的闭环控制,当环路锁定后环路DCO的频率与fin相同;相参DCO中的相参相位累加溢出值受相参相位累加器位数N和转发比ρ的控制变为2N/ρ,在环路DCO同一频率控制字的控制下实现输出频率的相参fout=ρfin。
申请公布号 CN102916692A 申请公布日期 2013.02.06
申请号 CN201210418337.5 申请日期 2012.10.28
申请人 中国电子科技集团公司第十研究所 发明人 周林;李军;陈霞;黄成方;赵燕
分类号 H03L7/085(2006.01)I;G01S7/285(2006.01)I 主分类号 H03L7/085(2006.01)I
代理机构 成飞(集团)公司专利中心 51121 代理人 郭纯武
主权项 一种任意转发比数字相参转发方法,其特征在于包括如下步骤:将输入的模拟信号通过模数转换器A/D变换的数字信号送入一个由鉴相器相连环路滤波器和环路DCO组成的数字锁相环DPLL,对输入载波信号进行捕获和锁定,输入信号与环路DCO产生的本地信号通过鉴相进行鉴相后,由环路滤波器产生误差控制信号,将其转化为环路DCO的频率控制误差信号,并与设定的中心频率控制字相加,作为环路DCO的频率控制字,对环路DCO的输出频率进行调整,实现环路DCO输出频率的闭环控制,当DPLL锁定后,环路DCO的输出频率fout与输入频率fin完全相同,同时与环路DCO输入频率控制字相连一个相参DCO,用于输出相参信号的产生,相参DCO中的相参相位累加溢出值受相参相位累加器位数N和相参转发比ρ的控制,变为2N/ρ,当环路DCO的频率控制字发生变化时,相参DCO的输出频率也随着频率控制字的变化而改变,再通过数模转换器D/A变换,将数字相参信号转换为模拟相参信号,实现输出频率与输入频率的相参:fout=ρfin。
地址 610036 四川省成都市金牛区外西营康西路85号