发明名称 遮罩栅极沟槽技术中基于电阻来测定蚀刻深度
摘要 本发明公开了一种测定蚀刻深度的方法,一种形成遮罩栅极沟槽(SGT)结构的方法和一种半导体装置晶圆。在具有沟槽的底层的一部分上形成材料层。用材料填充所述的沟槽。在材料层的测试区域上放置抗蚀性涂层,从而定义位于抗蚀性涂层之下的测试结构。抗蚀性涂层不覆盖沟槽。同向蚀刻材料,测量与测试结构电阻改变有关的信号。通过信号测定测试结构的横向底切DL,通过DL测定蚀刻深度DT。晶圆包括形成电桥的一个或多个测试结构。穿过连接洞的一个或多个金属连接线电连接所述的测试结构。所述的抗蚀性涂层在测试结构之上。
申请公布号 TWI384567 申请公布日期 2013.02.01
申请号 TW097110275 申请日期 2008.03.21
申请人 万国半导体股份有限公司 百慕达 发明人 李铁生;王宇;楼颖颖;安荷 叭剌
分类号 H01L21/66;H01L21/336;H01L29/78 主分类号 H01L21/66
代理机构 代理人 蔡清福 台北市中山区中山北路3段27号13楼
主权项
地址 百慕达
您可能感兴趣的专利