| 主权项 |
1.一种整合低电压控制元件之高压互补金属氧化半导体元件,其制法包括:一P型井区植入及P型井区扩散之步骤;一去氧化层、表面薄层氧化及氮化矽沈积之步骤;一上光阻、氮化矽对准、氮化矽蚀及去光阻之令氮化矽层形成若干缺口之步骤;一上光阻及-P-型对准步骤,此步骤包括P型场区、P型隔绝区及P型漂移区;-P-型离子植入步骤;-去除光阻步骤;一上光阻及-N-型对准步骤,此步骤包括N型场区、N型隔绝区及N型漂移区;-N-型离子植入步骤;一场区氧化、去氮化矽及去氧化层等步骤;经后縜闸氧化层氧化、复矽晶沈积及其余植入源/汲极区域、氧化层生长及制成金属接触区后,构成一可由该P-及N-区域可同时形成为供N通道或P通道元件之隔绝区及漂移区,以兼减少光罩使用及调整电流驱动能力者。2.如申请专利范围第1项所述之一种整合低电压控制元件之高压互补金属氧化半导体元件,其中该制法可同时适用于低电压互补金属氧化半导体元件上。3.一种整合低电压控制元件之高压互补金属氧化半导体元件,主要为于元件之P型井区内缘位置位置形成两P-隔绝区,而对应于复矽晶下方有两相对设置之N-漂移区,而对应于元件之P形井区外侧之P通道元件之两侧则形成N-隔绝区,对应于P通道元件该复矽晶下方有两相对设置之P-漂移区者。4.如申请专利范围第3项所述之一种整合低电压控制元件之高压互补金属氧化半导体元件,其中该构造亦适用于低电压互补金属氧化半导体上者。第一-六图:系本发明之各阶段制程剖面示意图。第七图:系传统高压MOS元件之 |
