用以在锁相失效后重设锁相回路之电路

摘要

本发明揭示一种用于产生一锁相回路(PLL)电路内之一重设讯号的系统及方法。藉由将一参考讯号及一锁相侦测讯号输入至重设电路中来产生该重设讯号。在该PLL内之重设电路包含一系列互连之锁存器或D正反器，其用于产生一延迟时间。该延迟时间为该重设电路将要等待直至该重设讯号指示一重设为止之时间量。该重设电路亦可产生一具有一脉冲宽度之重设讯号。藉由一系列互连之锁存器判定该脉冲宽度。该重设讯号可用于重设一PLL内之一压控振荡器(VCO)或其他电路或其可由在该PLL外部之电路使用。