决定快闪记忆体元件感测时间之方法及装置

摘要

本发明揭示一种决定一快闪记忆体元件(flash memory device)之一感测时间(sensing time)之方法，该方法包含：将一第一参考位元线放电、将一第二参考位元线放电、决定一第一控制讯号以及决定一第二控制讯号。为执行该方法，本发明揭示一种决定一快闪记忆体元件之一感测时间之装置，其包含：一第一电流槽(currentsink)、一第二电流槽、一第一参考页缓冲区(referencepage buffer)、一第二参考页缓冲区、一第一参考位元线以及一第二参考位元线。该第一参考位元线系耦合于该第一电流槽及该第一参考页缓冲区之间；该第二参考位元线，系耦合于该第二电流槽及该第二参考页缓冲区之间。该第一及第二参考位元线系预充电(pre-charge)至与常态胞(normal cells)之位元线具相同电压位准。该第一及第二电流槽系在读取(read)及验证(verification)操作时，分别用以对该第一及第二参考位元线进行放电。