发明名称 |
基于NoC架构的多核处理器平台及其设计方法 |
摘要 |
本发明提供了一种基于NoC架构的多核处理平台及其设计方法,属于通信领域,本发明克服了现有技术中采用的处理器平台并行算法和并行任务处理能力低且开发周期长、运行非常不可靠的缺陷。本发明通过NoC方式接入至少两个处理器,所述NoC采用M×N的MESH拓扑结构构建而成,从而实现了提高平台可靠性的功能;同时本发明还能够通过仿真对并行算法的延时、功耗、处理精度等进行评估,提高了平台并行算法和并行任务处理的精度,且有利于缩短多核平台的开发周期。 |
申请公布号 |
CN102880762A |
申请公布日期 |
2013.01.16 |
申请号 |
CN201210396310.0 |
申请日期 |
2012.10.18 |
申请人 |
电子科技大学 |
发明人 |
王坚;李玉柏;钟阳;李桓 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
成都顶峰专利事务所(普通合伙) 51224 |
代理人 |
成实 |
主权项 |
基于NoC架构的多核处理器平台,其特征在于,包括通过NoC方式接入的至少两个处理器,所述NoC采用M×N的MESH拓扑结构构建而成,其中M和N均为正整数。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |