一种针对改进逻辑单元的集成电路的工艺映射方法

摘要

本发明涉及一种针对改进逻辑单元的集成电路的工艺映射方法。本发明方法首先将通用组合逻辑电路分解成2输入逻辑单元组成的电路；然后将该2输入逻辑单元作为一个节点，基于改进逻辑单元对该节点进行分割，再找出该节点的所有分割；然后将每种分割所覆盖节点数量(PGCN)，与实际使用改进逻辑单元数量(PRUN)之间比值最大值所对应的分割作为最优分割；最后将最优分割转换为相应改进逻辑单元。本发明充分利用改进逻辑单元结构上的优势，使改进后的电路在面积和时间上更有效率。本发明能够广泛应用于集成电路的工艺映射中。

主权项

一种工艺映射方法，其特征在于，包括：步骤a，将初始逻辑网表中的通用组合逻辑电路分解成2输入逻辑单元组成的电路；步骤b，将所述2输入逻辑单元作为一个节点，以该节点为根节点，并基于改进逻辑单元对该节点进行分割，再找出该节点的所有分割；步骤c，预估每种分割所覆盖节点数量PGCN，并预估相应分割实际所使用的改进逻辑单元数量PRUN，然后将该覆盖节点数量PGCN与实际使用改进逻辑单元数量PRUN之间比值的最大值所对应的分割作为最优分割；步骤d，将所述最优分割转换为相应改进逻辑单元，以便完成由初始逻辑网表到改进逻辑单元级别的逻辑网表的工艺映射；所述每种分割所覆盖节点数量PGCN为， PGCN = 1 + PGCN SUBCUT 1 FANOUT SUBCUT 1 + . . . . . . PGCN SUBCUTn FANOUT SUBCUTn 其中，PGCNSUBCUTn是所述分割的第n子分割所覆盖节点数量，且n为正整数，FANOUTSUBCUTn是所述第n子分割SUBCUTn扇出单元的数量；所述实际使用改进逻辑单元数量PRUN为， PGCN = RUN + PGCN SUBCUT 1 - RUN SUBCUT 1 FANOUT SUBCUT 1 + . . . . . . PGCN SUBCUTn - RUN SUBCUTn FANOUT SUBCUTn 其中，RUN是所述分割实际所需查找表LUT数量，PRUNSUBCUTn是所述分割的第n子分割实际使用改进逻辑单元数量，RUNSUBCUTn是所述第n子分割实际所需查找表LUT数量，FANOUTSUBCUTn是所述第n子分割SUBCUTn扇出单元的数量。