发明名称 晶种层数量减少的晶圆级芯片规模封装结构的形成
摘要 本发明涉及一种方法,包括在金属焊盘上方形成钝化层,该金属焊盘置于半导体衬底上方。在钝化层中形成第一开口,金属焊盘的一部分通过该第一开口暴露出来。晶种层形成在钝化层上方并且与金属焊盘电连接。该晶种层进一步包括位于钝化层上方的一部分。在晶种层上方形成第一掩模,其中,第一掩模具有位于金属焊盘的至少一个部分正上方的第二开口。PPI形成在晶种层上方和第二开口中。第二掩模形成在第一掩模上方,在该第二掩模中形成了第三开口。金属凸块的一部分形成在该第三开口中。在形成金属凸块的部分的步骤之后,去除第一掩模和第二掩模。本发明还提供了一种晶种层数量减少的晶圆级芯片规模封装结构的形成。
申请公布号 CN102867776A 申请公布日期 2013.01.09
申请号 CN201110397936.9 申请日期 2011.11.30
申请人 台湾积体电路制造股份有限公司 发明人 吕文雄;郑明达;林志伟;吴逸文;林修任;刘重希;李明机;余振华
分类号 H01L21/768(2006.01)I;H01L23/522(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京德恒律师事务所 11306 代理人 陆鑫;房岭梅
主权项 一种方法,包括:在金属焊盘上方形成钝化层,其中,所述金属焊盘进一步置于半导体衬底上方;在所述钝化层中形成第一开口,其中,所述金属焊盘的一部分通过所述第一开口暴露出来;在所述钝化层上方形成晶种层,其中,所述晶种层与所述金属焊盘电连接;在所述晶种层上方形成第一掩模,其中,所述第一掩模包括第二开口,所述第二开口位于所述金属焊盘的至少一部分的正上方;在所述晶种层上方和所述第二开口中形成后钝化互连件(PPI)在所述第一掩模上方形成第二掩模;在所述第二掩模中形成第三开口;在所述第三开口中形成金属凸块的至少一部分;以及在形成金属凸块的至少一部分的步骤之后,去除所述第一掩模和所述第二掩模。
地址 中国台湾新竹