一种半导体结构及其制造方法

摘要

本发明提供了一种半导体结构，该结构包括衬底、半导体基体、背栅介质层、背栅、空腔、栅极堆叠、侧墙、源/漏区，其中所述栅极堆叠位于所述半导体基体之上，所述侧墙位于所述栅极堆叠的侧壁上，所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧，所述空腔嵌于所述衬底中，所述半导体基体悬置所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连，所述背栅介质层位于所述半导体基体的侧壁上，所述背栅位于所述背栅介质层的侧壁上。相应地，本发明还提供了一种半导体结构的制造方法。利于抑制短沟效应，调节半导体器件的阈值电压，提高器件性能，并降低成本，简化工艺。

主权项

一种半导体结构，该结构包括衬底、半导体基体、背栅介质层、背栅、空腔、栅极堆叠、侧墙、源/漏区，其中：所述栅极堆叠位于所述半导体基体之上；所述侧墙位于所述栅极堆叠的侧壁上；所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧；所述空腔嵌于所述衬底中；所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；所述背栅介质层位于所述半导体基体的侧壁上；所述背栅位于所述背栅介质层的侧壁上。