发明名称 |
用于等离子显示屏驱动芯片的SOI器件 |
摘要 |
本发明实施例公开了一种用于等离子显示屏驱动芯片的SOI器件,自下而上依次包括:衬底、埋氧层、n型SOI层,所述SOI层中集成HV-NMOS、HV-PMOS、Field-PMOS、LIGBT、CMOS、NPN、PNP和HV-PNP器件;其中,所述SOI层内具有n+掺杂区,位于n型SOI层与埋氧层界面处。本发明在n型SOI层与埋氧层界面处,设置n型SOI层内的n+掺杂区,并且n+掺杂区的掺杂浓度大于n型SOI层的掺杂浓度,使得空穴反型层和电离N+区的正电荷作用增强了埋氧层电场,削弱了SOI层中的电场,使得器件发生击穿时,单位厚度的埋氧层可承担更高的纵向耐压,打破常规SOI高压器件纵向耐压限制。 |
申请公布号 |
CN102097441B |
申请公布日期 |
2013.01.02 |
申请号 |
CN201010594793.6 |
申请日期 |
2010.12.17 |
申请人 |
电子科技大学 |
发明人 |
乔明;罗波;胡曦;叶俊;张波;李肇基 |
分类号 |
H01L27/12(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
逯长明 |
主权项 |
一种用于等离子显示屏驱动芯片的SOI器件,其特征在于,自下而上依次包括:衬底、埋氧层、n型SOI层,所述SOI层中集成HV‑NMOS、HV‑PMOS、Field‑PMOS、LIGBT、CMOS、NPN、低压PNP和HV‑PNP器件;其中,所述SOI层内具有n+掺杂区,位于n型SOI层与埋氧层界面处;所述n+掺杂区包括第一类n+掺杂区,位于所述HV‑NMOS、HV‑PMOS、Field‑PMOS、LIGBT、CMOS或HV‑PNP器件中至少一个器件对应的埋氧层区域,所述第一类n+掺杂区在沿衬底的方向上为长条型间隔掺杂,所述第一类n+掺杂区包括多个间隔排列的子掺杂区。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |