发明名称 用于薄膜晶体管图像传感器阵列的减少ESD诱导的伪影的设计
摘要 本发明提供用于制造能够降低由制造过程中的静电放电行为所产生的电位的图像传感器阵列的方法,其中所产生的电位能够引发缺陷。该方法包括:在基底上形成至少一个像素,该像素包括开关晶体管和光电管;以及在所述像素上形成介电中间层。本发明的方法的关键步骤为在所述介电中间层上沉积第一导电层。在形成所述第一导电层之后,所述图像传感器阵列可以很好地防范ESD行为,因为所述第一导电层将在后续的制造加工步骤中可能出现的由摩擦充电行为诱导的任何电荷分散开,由此在出现ESD行为时降低对所述开关晶体管产生局部损伤的电位。
申请公布号 CN101728334B 申请公布日期 2013.01.02
申请号 CN200910179969.9 申请日期 2009.10.14
申请人 DPIX公司 发明人 R·韦斯菲尔德;K·周;D·多恩
分类号 H01L21/84(2006.01)I;H01L21/768(2006.01)I;H01L27/146(2006.01)I;H01L23/60(2006.01)I 主分类号 H01L21/84(2006.01)I
代理机构 北京润平知识产权代理有限公司 11283 代理人 周建秋;王凤桐
主权项 一种制造能够降低由制造过程中的静电放电行为所产生的电位的图像传感器阵列的方法,其中所产生的电位能够引发缺陷,该方法包括以下步骤:(a)提供绝缘基底;(b)在所述基底上形成至少一个像素,该像素包括至少制造了一部分的开关晶体管和至少制造了一部分的光电管,所述至少制造了一部分的开关晶体管具有栅电极、源电极和漏电极,所述至少制造了一部分的光电管具有上电极;(c)在所述至少制造了一部分的开关晶体管和所述至少制造了一部分的光电管上形成介电中间层;(d)在所述介电中间层上沉积第一导电层;(e)在所述第一导电层上形成过孔图案化的光刻层;(f)利用所述过孔图案化的光刻层蚀刻第一过孔和第二过孔,所述第一过孔和所述第二过孔位于所述第一导电层和所述介电中间层内并通过所述第一导电层和所述介电中间层,所述第一过孔和所述第二过孔具有由所述第一导电层和所述介电中间层的暴露部分形成的内壁,所述第一过孔暴露了所述漏电极的一部分,所述第二过孔暴露了所述上电极的一部分;(g)在所述第一导电层上、所述第一过孔和所述第二过孔的所述内壁上、以及所述漏电极和所述上电极的暴露部分上沉积第二导电层;以及(h)蚀刻除去部分所述第二导电层和部分所述第一导电层,以形成数据线以及偏压线,所述数据线提供与所述漏电极的电接触,所述偏压线提供与所述上电极的电接触;(i)由于沉积在所述介电中间层上的所述第一导电层的存在,所述图像传感器阵列的所述像素充分地防范了静电放电行为。
地址 美国加利福尼亚州